Суммирующее устройство с контролем

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИРЕСПУБЛИК с емааса.жает геаъ1 ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЬГГИЙ ПИСАНИЕ ИЗО.2. Авторское свидетельство СССРУ 798822, кл, С 06 Р 7/38, 1981(54)(57) СУ 11 ИИРУ 10 ЩЕЕ уСРОЙСВО СКОНТРОЛЕМ, содержащее сумматор, регистр, блок коррекции, блок памяти ипервый элемент И, причем информационный вход устройства подключен к первому информационному входу сумматора, выход которого связан с входомрегистра, выходы регистра соединеныс соответствующими информационнымивходами блока коррекции, выход которого подключен к информационномувходу блока памяти, выходы блока памяти связаны с первым входом первогоэлемента И, второй вход которого соединен с первым управляющим входомсумматора и входом разрешения суммирования устройства, о т л и ч а ю -щ е е с я . тем, что, с целью повьппения достоверности результатов вычислений, в него введены второй и третийэлементы. И и элементы ИЛИ, причемпервый вход второго элемента И связан с синхронизирующим входом устройства, второй вход второго элемента Исоединен с выходом сумматора, первыйвход третьего элемента И подключен квходу разрешения контроля устройства,(51) С Об Р 7/38 С 06 Р 11/ второй вход третьего элемента И связан с выходом блока коррекции, выход третьего элемента И соединен с первым входом элемента ИЛИ, второй вход которого соединен с выходом первого элемента И, выход элемента ИЛИ связан с вторым управляющим входом сум.матора, выход второго элемента И является выходом устройства, выход переноса соединен с вторым входом блока коррекции, выход переноса блока коррекции связан с вторым информационным входом сумматора, блок коррекции содержит элемент 3 И-ИЛИ, два триггера, элемент И и двоичный сумматор, причем первый и второй входы первого элемента И элемента 3 И-ИЛИ соединены с соответствующими выходами регистра, первый и второй входы второго элемента И элемента 3 И-ИЛИ связаны соответственно с вторым входом первого элемента И элемента ЗИ-ИЛИ и соответствующим выходом регистра, первый и второй входы третьего элемента И элемента ЗИ-ИЛИ подключены к выходу переноса сумматора устройства, выход элемента ЗИ-ИЛИ подключен к 3 -входу первого триггера, выход которого соединен с первым входом элемента И, второй вход которого является входом корректирующего кода, первый вход двоичного сумматора связан с соответствующим выходом регистра, а второй вход подключен к выходу элемента И, вход переноса двоичногосумматора соединен с выходом второго тригге 2 -вход которого связан/с первых выходом двоичного сумматора, второй выход которого является выходом суммы блока коррекции, выход пер1140112 вого триггера является выходом переноса блока коррекции, й и С -входы. 1Изобретение относится к вычислительной технике, в частности к электронным клавишным вычислительныммашинам, и может бытьиспопьзовано врегистраторах и концентраторах информации, работающих с числами в двоично-десятичной системе счисления.Известно арифметическое устройство, содержащее сумматор, регистр коррекции, схему коррекции, многораз Орадный регистр, триггер управления,схемы И и ИЛИ и управляющие цепи 11Недостатком укаэанного устройстваявляется наличие достаточно большогоколичества функциональных узлов. 15Наиболее близким к предлагаемомуявляется арифметическое устройство,содержащее регистр результата изтетрад, сумматор, блок коррекции иэлемент И, причем один вход устройст 20ва через сумматор, первую тетрадурегистра, блок коррекции и регистррезультата связан с первым входомэлемента И, подключенный к второму.входу сумматора, второй вход элемента И связан с вторым входом устройства. При выполнении арифметическихопераций на входы сумматора последовательно поступают тетрады операндовначиная с младшей, с выхода суммато- З 0ра не корректированная сумма черезрегистр поступает на вход блока коррекции, где корректируется, а затемзаписывается в регистр результата,выполняющего роль запоминающего уст 35ройства. При отсутствии входной информации хранение записанной информации осуществляется за счет циркуляции информации с выхода регистрарезультата через элемент И на вход .сумматора 23,40Недостатком устройства являетсято, что информация, поступающаяна вход, не подвергается контролю,что может привести к недостоверностиполучаемых результатов вычислений. Цель изобретения - повьппение достоверности результатов вычислений. триггеров являются входами синхронизации блока коррекции. 2путем введения операции контроля операндов.Поставленная цель достигается тем, что в суммирующее устройство с контролем, содержащее сумматор, регистр, блок коррекции, блок памяти и первый элемент И, причем информационный вход устройства подключен к первому информационному входу сумматора, выход которого связан с входом регистра, выходы регистра соединены с соответствующими информационными входами блока коррекции, выход которого подключен к информационному входу блока памяти, выходы блока памяти связаны с первым входом первого элемента И, второй вход которого соединен с первым управляющим входом сумматора и входом разрешения суммирования устройства, введены второй и третий элементы И и элемент ИЛИ, причем первый вход второго элемента И связан синхронизирующим входом .устройства, второй вход второго элемента И соединен с выходом сумматора, первый вход третьегоэлемента И подключен к входу разрешения контроля устройства, второй вход третьего элемента И связан с выходом блока коррекции, выход третьего элемента И соединен с первым входом элемента ИЛИ, второй вход которого соединен с выходом первого элемента И, выход, элемента ИЛИ связан е вторым управляющим входом сумматора, выход второго элемента И является выходом устройства, выход переноса сумматора соединен с вторый входом блока коррекции, выход переноса блока коррекции связан с вторым информационным входом сумматора блок коррекции содержит элемент ЗИ-ИЛИ, два триггера, элемент И и двоичный сумматор, причем первый и Второй входы первого элемента И элемента ЗИ-ИЛИ соединены с соответствующими выходами регистра, первый и второй входы второго элемента И элемента ЗИ-ИЛИ связаны соответственно с вторым входом первого элемента И элемента ЗИ-ИЛИ и соответствующим выходом регистра, первый и второй входы третьего элемента И элемента ЗИ-ИЛИ подключены к выходу5 переноса сумматора устройства, выход элемента ЗИ-ИЛИ подключен к Р -входу первого триггера, выход которого соединен с первым входом элемента И, второй вход котЬрого является вхо дом корректирующего кода, первый вход двоичного сумматора связан с соответствующим выходом регистра, а второй вход подключен к выходу элемента И, вход переноса двоичного сумматора соединен с выходом второго триггера, Э-вход которого связан с первым выходом двоичного сумматора, второй выход которого является выходом суммы блока коррекции, выход первого 20 триггера является выходом переноса блока коррекции, Р и С -входы триггеров являются входами синхронизации блока коррекции.На фиг.1 представлена структурная 25 схема суммирующего устройства; на фиг2 - функциональная схема сумматора; на фиг,З - Функцио.,альная схема блока коррекции; на фиг,4 - временные диаграммы сигналов синхронизации.Устройство содержит сумматор 1,регистр 2, блок 3 коррекции, блок 4 памяти, элементы И 5-7, элемент ИЛИ 8, входы 9-13 устройства и выход 14 устройст 35 ва.Первый вход сумматора 1 связан с первым входом 9 устройства, второй вход - через элемент ИЛИ 8 и элементы И 5 и 7 - с Вторым 10 и четВертым 40 12 входами устройства. Выход сумматора 1 через регистр 2, блок 3 коррекции, блок 4 памяти связан с входом элемента И 5. Кроме этого, выход блока коррекции подключен к одному входу 45 элемента И 7, что позволяет подавать на второй вход сумматора 1 откорректированную тетраду при разрешающем. сигнале на входе 12 в режиме контроля операндов.50На вход 9 устройства поступает в последовательном виде информация для ее контроля или для суммирования.На вход 10 подается разрешающий сигнал при суммировании операндов, который обеспечивает подключение к второму входу сумматора выхода блока памяти, в котором может храниться или операнд, или результат предыдущего суммирования.На вход 11 поступает стробирующийсигнал, соответствующий по времени моменту, следующему за обработкой старшего разряда операнда Ф+1).На вход 13 поступает сигнал, разрешающий запись информации в ЗУ отблока коррекции.На выходе 14 в режиме контроля операндов возникает сигнал в случае обнаружения ошибки,Сумматор 1, регистр 2 и блок 3.коррекции осуществляют суммированиепоступающих операндов по закону двоичко-десятичной арифметики.Сумматор 1 содержит двоичныйсумматор 15, триггер 16 двоичногопереноса,элемент ИЛИ 17 и элементИ 18. Сигналы Т 1, Т 2, Т 2 - импульсы синхронизации, сигнал ПД - сигналмежтетрадного (десятичного) переноса А 1, Б 1, Р 1 - соответственно входы первого, второго операнда и переноса 5 - сумма некорректирования,Р - сигнал двоичного переноса,В режиме контроля сигналом низкого уровня с входа 10 устройства всумматоре 1 блокируется десятичныйперенос ПД.Блок коррекции состоит из элемента ЗИ-ИЛИ 19, Р -триггера 20, элемента И 21, двоичного сумматора 22и триггера 23.На вход элемента 19 поступаютсигналы с регистра 2 (Р 2Р 4) исигнал Р с.сумматора 1.На выходе элемента 19 формируетсяпризнак десятичного переноса в случае, когда некорректированная сумма5) 9 или сигнал двоичного переносаР возник в результате сложения стар.ших бит тетрады. Признак десятичного переноса,запоминается на триггере 20, сигнал с которого разрешает прохождение корректирующего кода Т (0110) через элемент 21 на второй вход сумматора Б 2, на первый вход сумматора А 2 поступает последовательно бит за битом некорректированная тетрада. - сигнал Р 1.Двоичный сумматор складывает А 2+ +Б 2= 5, с учетом возникающих межбитных переносов Р 2.Сигналом Т 2 происходит установка в исходное состояние триггера 161140112 40 входах Гашение Контроль + 5 о+ 55 сумматора 1, сигналом Т 2 - триггера 23 блока коррекции.Временные диаграммы сигналов синхронизации приведены на фиг,4, где Ь.1 Ь 4 " моменты времени обработки 5 1-4-й бит тетрады; Л,еуДд,+1 моменты времени обработки десятичных разрядов числа, причем Ль - момент обработки контрольного разряда операнда, ДД, " моменты обработки разрядов операнда, Д+1 - момент времени анализа результатов сложения тетрад контролируемого операнда.Формат операнда, проходящего контроль, имеет вид п,а2 Кр, т.е. 55 имеет )+1 разрядов, где, ь - максимальное количество десятичных разрядов обрабатываемых чисел; Кр - контрольный разряд числа, в котором записывается дополнение суммы цифр чис ла до числа кратного 10, т,е. Кр= =1 О-(где , - младший разряд суммы числа) . Если сумма цифр числа кратна 10, Кр=О,.Контрольный разряд Кр не используется в, операциях сложения-вычитания, т.е, содержимое Кр не искажает полученных результатов.В исходном положении состояние элементов безразличное. ЗО Суммирующее устройство имеет пятьрежимов работы, которые определяютсясостоянием сигналов на входах 9-13,В таблице приведены пять режимов в . З 5зависимости от наличия сигналов навходах, где "-". - отсутствие сигнала,+ Наличие. РежимСостояние сигналов на 9 10 1 1 12 13 45, Сложение + +- + Устройство работает следующим образом.При подаче питания и отсутствии сигналов на входах 9, 1 О и 12 и наличии сигнала на входе 13 (режим, гашения) эа счет внутренней синхронизации (не показана) нулевая информа/ция, формируемая на выходе сумматораперемещается через регистр 2 и блок 3 коррекции в блок 4 памяти, очищая его от случайной информации, записанной в момент включения пита1140112 УД+1 5 =О. Если результат сложения старшей тетрады с суммой предыдущих тетрад контролиуемого числа (операнда) не кратен десяти, то на выходе 14 в момент Д+1 сформируется сигнал ошибки, указывающий на необходимость повторения ввода и кон" троля числа,При достоверности первого операнда арифметическое устройство может перейти в режим записи.В режиме записи проконтрогированного числа (управляющие сигналы на входах 10 и 12 отсутствуют) число (безконтрольного разряда Д) подается на вход сумматора 1 с входа 9 устройства и последовательно начиная с первого через регистр 2 и блок 3 коррекции записывается в блок 4 памяти. На другой вход сумматора в этом 20 режиме информация не поступает.После записи последней (старшей 1) тетрады числа устройство может перейти в режим хранения или режим сложения операндов25В режиме хранения (управляющий сигнал присутствует на входах 1 О и 13) младшая тетрада записанного в блоке 4 памяти операнда в момент Дпоступает через открытый элемент И 5 ЗО и ИЛИ 8 на вход сумматора 1 и далее записывается в регистр 2. В следующий момент времени Д вторая тетра 2да аналогичным образом записывается в регистр 2, а первая тетрада, прой- Л дя через блок 3 коррекции, вновь записывается в блок 4 памяти. В этом режиме происходит циркуляция информации с выхода блока 5 памяти на его вход через элементы И 5 и ИЛИ 8, сумматор .1, регистр 2 и блок 3 коррекции е В режиме сложения двух операндов управляющие сигналы присутствуют на входах 9, 10 и 13. Операции сложения должны предшествовать операции контроля операндов, подлежащих сложению. Но сложение может осущест-. вляться в суммирующем устройстве и без контроляИ в том, и в другом случае процесс сложения происходит следующим образом.В момент времени Д когда через открытый элемент И 5, элемент ИЛИ 8 на вход сумматора поступает первая тетрада первого операнда, записанного ранее, в блоке 4 памяти на первый вход сумматора 1 входа 9 устройства поступает младший разряд (первая тетрада) второго операнда. На сумматоре выполняется побитно сложение. К началу второй тетрады в ре гистре 2 записана некорректированная сумма младших разрядов. На сумматоре 1 в момент 2 начинается сложение вторых разрядов, а сумма младших разрядов, проходя через блок 3 коррекции, на котором при необходимости корректируется, записывается в блок 4 памяти и т.д, После суммирования.старших разрядов операндов устройство переходит в режим хранения,Таким образом, повьпндется достоверность получаемого результата и расширяются Функциональные возможности устройства.1140112ь Составительинская Техред О.Нец Редактор Л,Пйе е Подпикомитета СССРи открытийшская наб., д. 4/5"Патент", г. Ужгород, ул. Проектная,Филиал Заказ 264/37 Тираж 710 ВНИИПИ Государственног по делам изобретений 113035, Москва, Ж, Ра