Устройство для вычисления полинома -ой степени

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИН 4(5) С 06 Р 7/544 И РЕТЕНИЯ4 у ЬСТВ ьство СС 1980. тво СССР 1980входом первои второй вы соответстн ормационожителя, вы вторым вхопервым иного регист од которогВь Ю ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРГЮ ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ ОПИСАНИЕК АВТОРСКОМУ СВИД(54) (57) УСТРОЙСТВО ДЛЯ ВЪИИСЛЕНИЯПОЛИНОМА ь -Й СТЕПЕНИ, содержащеепервый блок памяти, счетчик адреса,первый и второй коммутаторы, первыйи второй регистры, первый сумматор,элемент задержки, генератор импульсов и элемент И, причем первый выходпервого коммутатора соединен с пер- .вым входом первого сумматора, первые управляющие входы первого и второго коммутаторов объединены и соединены с выходом элемента задержки,выход первого регистра соединен спервым информационным входом первогокоммутатора, о т л и ч а ю щ е е с ятем, что, с целью сокращения аппаратурных затрат, оно содержит дешифратор, схему сравнения, второй блокпамяти, второй сумматор и два умножителя, причем вход пуска генератораимпульсов является управляющим входом устройства, выход генератораимпульсов соединен с первым входомэлемента И, второй вход которого соединен с выходом схемы сравненияи входом элемента задержки, выходэлемента И соединен со счетным входом счетчика адреса, разрядные выходы которого соединены соответстЯО 1140115 венно с первой группой управляющихвходов схемы сравнения и входами дешифратора, первый выход которого соединен с вторым управляющим входомвторого коммутатора и управляющимивходами первого и второго блоков памяти, выход второго блока памяти соединен с первым и вторым информационными входами соответственно второго и первого коммутаторов, выходпервого блока памяти соединен с третьим информационныи го коммутатора, первый ходы которого соединен венно с первым и вторым ными входами первого у ход которого соединен дом первого сумматора формационным входом пе второй информационный соединен с выходом первого сумматора и информационным входом первого блока памяти, первый и второй выходы второго коммутатора соединены соответственно с первым и вторым информационными входами второго умножителя, . выход которого соединен с первым входом второго сумматора, второй вход которого соедичен с третьим выходом второго Коммутатора, четвертый выход которого соединен с третьим вхо- дом первого сумматора, второй информационный вход второго комм)татора соединен с выходом первого регистра, вход записи которого соединен с выходом элемента -адержки, выход второго сумматора соединен с информационным входам второго блока памяти, второй выход дешифратора соединен с вторым, управляющим входом первого1140115 ми второго регистра, информационные входы которого являются входами установкипоказателя степени устройства. коммутатора, вторая группа управляющих входов схемы сравнения соединенасоответственно с разрядными выхода 2Изобретение относится к вычисли- Недостатком известного устройствательной технике и может быть исполь- являются большие аппаратурные затраэовано в измерительно-вычислитель- . ты,ных системах, а также в АСУ, работаю- Цель изобретения - сокращение апщих в реальном масштабе времени. 5 паратурных затрат.Известно арифметическое уртрой- Поставленная цель достигаетсяство, позволяющее вычислить значе- тем, что устройство для вычисленияния полиномов и -й степени, содержа- полинома и -й степени, содержащеещее регистры, одноразрядные суммато- первый блок памяти, счетчик адреса,ры, элементы задержки и элементы16первый и второй кбммутаторы, первыйИ 13 е и второй регистры, первый сумматор,Однако данное устройство не элемент задержки, генератор импульпозволяет вычислять полиномы с коэф- сов и элемент И, причем первый выфициентами различных знаков и име- ход первого коммутатора соединен сет низкое быстродействие, обуслов первым входом первого сумматора,ленное последовательным выполнением первые управляющие входы первого ишагов итераций второго коммутаторов объединены иНаиболее близким к предлагаемому соединены с выходом элемента задержпо технической сущности является уст- ки, выход первого регистра соединенройство для вычисления полинома, с первым информационным входом персодержащее блок памяти, два комму- вого коммутатора, дополнительно сотатора, входной коммутатор, два вы- держит дешифратор, схему сравнения,ходных коммутатора, три регистра, второй блок памяти, второй сумматорсумматор, регистр результата, блок и два умножителя, причем вход пускауправления, первый и второй преобра- генератора импульсов является управзователи кода частичных произведе- ляющим входом устройства, выход гений в двураэрядный код, первую и нератора импульсов соединен с первторую группы элементов И, первую,. вым входом элемента И, второй входвторую и третью группы входных и пер- которого соединен с выходом схемывую и вторую группы выходных регист- З 0 сравнения и входом элемента эадержров. Выход блока памяти соединен с ки, выход элемента И соединен сопервым входом входного коммутатора, счетным входом счетчика адресапервый выход которого соединен с разрядные выходы которого соединеныуправляющим входом первого регистра, соответственно с первой группой упвторой выход входного коммутатора соравляющих входов схемы сравнения иединен с информационными входами входами дешифратора, первый выходвторого и третьего регистров, выхо- которого соединен с вторым управляю-ды первого и второго регистров сое- щим входом второго коммутатора идинены соответственно с первым и управляющими, входами первого и втовторым входамипервого коммутатора, 40 рого блоков памяти, выход второговыход третьего регистра соединен с блока памяти соединен с первым и вто"первым входом второго коммутатора, . рым информационными входами соотпервый выход второго выходного ком- ветственно второго и первого коммута мутатора соединен с входом суммато- .торов, выход первого блока памятира, выход которого соединен с инфор" 45 соединен с третьим информационныммационным входом регистра результата входом первого коммутатора, первыйент Яв , который поступает через коммутатор 13 на вход умножителя 14, на второй вход которого поступает множитель х с регистра 4. Результаты умножения из умножителя 9 посту пают на сумматор 10, а из умножителя 14 - на сумматор 15. На второй вход сумматора 10 поступает коэффициент и из блока 7 памяти через коммутатор 8, на второй вход суммато 10 ра 15 - коэффициент с 1 зчерез коммутатор 13. Результаты из сумматоров О и 15 переписываются соответственно в блок 7 памяти по адресу размещения коэффициента с 1 и в блок 1215 памяти по адресу размещения коэффи циента н . Далее генератор 1 вырабатывает очередной импульс и итерационный процесс вычисления значения полинома по формуле (3) повторяется и раэ, Когда содержимое счетчика 3и станет. равным , сигнал со схемы 6 сравнения через элемент задержки, 25 который осуществляет задержку сигнала на время выполнения одной итерации, сбросит счетчик 3 в нулевое состояние и результат с выхода сумматора 15 запишется по первому адре-су блока 12 памяти, а результат с выхода сумматора 10 запишется в регистр 11, Сигнал с выхода схемы 6 сравнения запрещает прохождение импульсов с выхода генератора 1 на вход счетчика 3. В очередном цикле по сигналу с дешифратора 5 из блока 7 памяти прочитывается значениеаргумента х, которое через коммутатор 8 поступает на вход умножителя9, на второй вход которого поступает множитель с регистра 4. Результат умножения поступает на сумматор10, на второй вход которого иэ блока12 памяти через коммутатор 8 поступает результат, записанный по пер-вому адресу. Значение полинома записывается в блок 7 памяти по первомуадресу. Через коммутаторы 8 и 13 в различные итерационные циклы может передаваться информация с выходов регистра 4, блоков 7 и 12 памяти на входы умножителей 9 и 14 и сумматоров 10 и 15. Управляющими сигналами для коммутаторов 8 и 13 являются сигналы с выходов дешифратора 5 и элемента 16 задержки, последний кроме того, разрешает заносить информацию с выхода сумматора 10 на регистр 4.Таким образом, в предлагаемом устройстве значительно сокращен объем оборудования. Кроме того, устройство позволяет отыскивать значения полиномов с действительными коэффициентами. В результате применения для вычисления полинома измененной схемы и соответствующего расположения коэффициентов и промежуточных результатов в блоках памяти время отыскания значения полинома уменьшается, т,е. повышается быстродействие.1140115 Заказ 264/37 Тираж 710 ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д, 4/5Подписное филиал ППП "Патент", г. Ужгород, ул. Проектная,4 Составитель А.КазанскийРедактор Л.Пчелинская Техред С.МигуноваКорректорМ.Демчик