Элемент памяти

Союз Советских Социалнстическмк Реслублнк(22) Заявлено 310579 (21) 2773646/18-24с присоединением заявки Йо(5)М. Кл.э С 11 С 11/40 Государственный комитет СССР по делам изобретений и открытий(54) ЭЛЕМЕНТ ПАМЯТИ Изобретение относится к вычислительной технике и может быть использовано при построении запоминающихустройств.Известен элемент памяти (ЭП), который содержит триггер, построенныйна МДП-структурах, а также транзисторы для записи и считывания инфОрмации из такого ЭП и необходимыедля построения запоминающих устройствиз этих элементон 1.Недостатком такого ЭП являетсябольшое количество внешних выводов.Наиболее близкий к предлагаемомуэлемент памяти (ЭП) содержит памятьтранэисторон, из которых первые триимеют проводимость первого типа, аостальные - проводимость, противоположную проводимости первого типа.Четыре транзистора из них образуюттриггер, а пятый является ключом 2),Недостатком известного ЭП является большое количество ныводон (четыре), что усложняет коммутацию нзапоминающем устройстве ЗУ, построенном на таких элементах и уменьшаетстепень интеграции ЗУ,Цель изобретения - повЫшение надежности ЭП за счет уменьшения количества выводов элемента,Поставленная цель достигается тем,что в элементе памяти, содержащемуправляемый транзистор первого типапроводимости и ключевые транзисторы,первый и третий из которых - первоготипа проводимости, а второй и четвертый - проводимости, противоположной проводимости первого типа, истоки сток первого ключевого транзистора подключены соответственно кистоку второго ключевого и затворамуправляемого и второго ключевоготранзисторов, исток и сток четвертого ключевого транзистора подключены соответственно к истоку и затворутретьего ключевого транзистора, затворы первого и четвертого ключевыхтранзисторов и стоки управляемого,второго и третьего ключевых транзисторон объединены, исток управляемого транзистора подключен к стокучетвертого ключевого транзистора, астоки первого и четвертого ключевыхтранзисторов соединены соотнетственно с первым и вторым выводами ЭП.На чертеже приведена принципиальная схема ЭП.Элемент памяти содержит управляемый МОП транзистор 1, первый, нто рой, третий и четвертый ключеные(2) то транзисторы 2-5 открываются, атранзистор 1 закрыт, При этом большая часть напряжения падает на транзисторах 4 и 5. Если теперь Бб 7 увеличить настолько, чтобы выполнялось 1 О,условие зи 6 Наконец, если независимо от того,в каком состоянии ЭП находится, напря транзисторы 2-5, Точки 6 и 7 являются соответственно первым и вторым выводами ЭП. Введем следующие обозначения:разность потенциалов междуб 7точками 6 и 7;напряжение между стокоми истоком транзистора 1;Б - порог открывания транзистора 1;1) - напряжение перекрытия кана%ла транзистора х (1=2, 3,. 4, 5) .Пусть крутизна транзисторов 2 и 3 выше, чем крутизна транзисторов 4 и 5( и 1 оЬ 1 М 4 э ЭП работает следующим образом.Если 067 удовлетворяет условию (1) (режим хранения информации), то ЭП может находиться в любом из следующих двух устойчивых состояний, В первом состоянии (пусть оно соответствует, например, 0 двоичной информации) транзисторы 2 и 3 закрыты, а 4 и 5 открыты, вследствие чего У близко к О. Во втором состоянии, соответствующем 1 двоичной информации, транзисторы 2 и 3 открыты, а 4 и 5 закрыты и Ц близко к Ц 6. В обоих состояниях мощность, рассеиваемая ЭП, мала и обусловлена лишь токами утечки.Если ц- увеличить настолько, чтобы оно несколько превысило Уи (режим чтения информации), то ЭП, находящийся в состоянии 1, начинает пропускать ток, протекающий через открытые транзисторы 1-3, Если такое же напряжение Пбт подать на ЭП, находящийся в состоянии ф 0, то ток через ЭП течь не будет, так как транзисторы 2 и 3 закрыты.Если и далее увеличивать напряжение Пбт на ЭП, находящемся в состоянии 1, то транзистор 1 будет открываться сильнее и падение напряжения на транзисторах 2 и 3 будет возрастать. В результате этого транзисторы 2 и 3 закрываются, потенциал стоков транзисторон 3 и 4 приближается к потенциалу точки 7 и транзисторы 4 и 5 открываются (режим записи 0) . Это состояние сохранитс при уменьшении П 67 и переходе в режим хранения информации, Если же ЭП находится и состоянии 0, то осуществление режима записи 0 не приведет к изменению его состояния. жение Уб уменьшить настолько, чтобывыполнялось условие (режим записи11111) О ( тли ОО+Ото транзисторы 4 и 5 закроются и ЭПустановится в состояние 1,Таким образом, предлагаемый ЭПявляется статическим, управляетсяво всех режимах однополярным напряжением и имеет всего два вывода.Изменяя напряжение Ъ, можно перевести ЭП в любое из двух состояний,считывать информацию, хранимую внем (не разрушая ее при этом), илиперевести ЭП в режим хранения, и ко 25 тором он практически не потребляетэнергию.Формула изобретенияЭлемент памяти, содержащий управляемый транзистор первого типа30 проводимости и ключевые траизисторы,первый и третий иэ которых - первого типа проводимости, а второй ичетвертый - проводимости, противоположной проводимости первого типа,35 о .т л и ч а ю щ и й с я тем, что,с целью повышения надежности элемента памяти, исток и сток первого ключевого транзистора подключены соответственно к истоку второго клю-.4 О ченого и затворам управляемого ивторого ключевого транзисторов, истоки сток четвертого ключевого транзистора подключены соответственнок истоку и затвору третьего ключевого транзистора) затворы первого45 и четвертого ключевых транзисторони стоки управляемого, второго итретьего ключевых транзисторов объединены, исток управляемого транзистора подключен к стоку четверто 50 го ключеного транзистора, а стокипервого и четвертого ключевых транзисторов соединены соответственнос первым и вторым выводами элементапамяти.55 Источники информации,принятые во внимание при экспертизе1. Патент США 9.4006469,кл. 340-173, опублик. 1976,2, Патент США Р 3521242,кл. 340-173, опублик. 1974.оставитель С. Самуцевичехред Ж. КастелевичКорректорВ Синицка едактор М. Лысогорова исно Зак Тираж ВНИИПИ Госуд по делам и 113035, Москва, Ж645 Подпственного комитета СССРбретений и открытий35, Раушская наб., д, 4/ 110/ Филиал ППП Патентф, г. Ужгород, ул. Проектная,