Ячейка памяти

(53) ЯК 681 327 ,66 (088. 8) исанцл 28. 10,79 лцковано 25,10. Дата олублцковация 2) Автор изобретени Б. В. Барацденк аявитель ЙКА ПАМЯТИ Изобретение относится к вычислительной технике, а именное к запоминающим устройствам (ЗУ),Для устройств параллельной обратной информации, например, ассоциативных процессов, многофункциональных ЗУ, при выполнении логических или арифметических операций возникает необходимость записи результата операции входного слова с некоторым множеством слов ЗУ непосредственйо в запоминающие элементы (внутренняя перезапись). Для ассоциативных процессов на МДП-транзисторах это требует последовательного выполнения операций поразрядного ассоциативного поиска и записи, что увеличивают время выполнения операций 11.В подобных устройствах могут использоваться достаточно простые запоминающие элементы, Однако в них выполнение широкого набора логических операций внутри элемента практически невозможно. Возможность выполнения логических операций внутри элемента мо. жет повысить быстродействие устройспараллельной обработки. Наиболее близкой к предлагаемой по технической сущности является ячейка памяти, содержащая основной и вспо могательный накопительные элементы, например конденсаторы, одна из обкладок основного конденсатора соединена с первой разрядной шиной и истоюм запоминающего транзистора, а другая обкладка - со стоком запоминающего транзистора и истоюм транзистора записи, затвор которого соединен с шиной записи, сток запоминающего транзистора соединен со стоюм транзистора считывания, затвор которого подключен к тактовой шине, исток транзистора считывания соединен с одной из обкладок вспомогательного конденсатора и истоюм адресного транзистора, сток которого подключен ко второй разрядной шине, а затвор - к адресной шине, другаяобдцдадка вспомогательного конденсатора693437стоками транзистора 13 и транзисторазаписи 9,Устюйство работает следующим образом,В режиме записи информации кодзаписываемого числа в виде уровня логического "О" или 1 подается на разрядную шину 4, а управляющие потенциалы на адресной шине 5, шине записи 1 О открывают адресный транзистор 3и транзистор записи 9, потенциал разрядной шины 11 равен "О".В момент действия указанных сигналов на шину перезаписи 14 подается импульс, обеспечивающий предварительныйразряд основного конденсатора 1 черезоткрытые транзистор записи 9 и транзистор 12.После окончания импульса на шинеперезаписи 14 на выходе инвертора,.образованного транзисторами 12 и 13и связанного с затвором запоминающего транзистора 7 и конденсатором 1через открытый транзистор записи 9,устанавливается логический уровень,соответствующий инверсии, когда на раз.рядной шине 4, то есть происходит запись информации в ячейку, Затем управляющий потенциал с шины записи 10принимает значение логического "О" ии информация фиксируется на основномконденсаторе 1. соединена с шиной нулевого потенциала ( 2,Значение функции (потенциал вспомогательного конденсатора) может быть переписано на основной накопительный конденсатор, Перепись информации за счет перераспределения заряда связана с наличием остаточных потенциалов на конденсаторах, которые могут увеличить (уменьшить) уровни логических1 Осигналов О ("1") в зависимости отсоотношения емкостей конденсаторов,что приведет к снижению информационной устойчивости запоминающего элемента и потребует значительного уве 15личения емкости вспомогательного накопительного конденсатора, что снижаеттехнологическую надежность элемента.Кель изобретения - повышение надежности ячейки памяти за счет под 2 Одержания постоянства уровней напряжений на конденсаторах,Поставленная цель достигается тем,что в ячейку памяти введены первый25и второй управляюшие транзисторы ишина перезаписи, соединенная с истокомвторого управляющего транзистора, стоком и затвором первого управляющеготранзистора, исток которого подключен30к стоку транзистора записи и стоку второго управлявшего транзистора, затворвторого управляющего транзистора соединен с одной из обкладок вспомогательного конденсатора.Сущность изобретения поясняетсячертежом, на котором представленаэлектрическая схема ячейки памяти.Она содержит основной накопительный элемент, например конденсатор 1,вспомогательный накопительный элемент,например конденсатор 2, адресный транзистор 3, сток которого соединен с разрядной шиной 4, затвор - с адреснойшиной 5, исток соединен с вспомогательным конденсатором 2, со стокомтранзистора считывания 6, исток котороггсоединен со стоком запоминающего транзистора 7, затвор - с тактовой шиной 8,а затвор запоминающего транзистора 7соединен с истоком транзистора записи 9 и основным конденсатором 1, шину записи 10, разрядную шину 11, первый управляющий транзистор 12, второйуправляющий транзистор 13, затвор которого соединен с вспомогательным конденсатором 2, исток - с шиной перезаписи 14 и со стоком и затвором транзистора 12, исток которого соединен со В режиме считывания информации подается импульс логической "1 на адреснуо шину 5 и тактовую шину 8, а также импульс опроса на разрядную шину 11. В случае хранения 1 на основном конденсаторе 1, на разрядной шине 4 появляется сигнал считывания в виде уровня логической "1, обусловленной гальванической связью разрядной шины 11 с разрядной шиной 4 через открытые транзисторы: адресный 3; запоминающий 7 и транзистор считывания 6. В случае хранения О", запоминающий транзистор 7 закрыт и разрядная шапа 11 изолирована от разрядной шины 4, вследствие чего выходной сигнал соответствует считьпзанию логического О.С помощью подачи управляющих потенциалов на адресную шину 5, тактовую шину 8 и разрядную шину 11 по 693437тенциал на вспомогательном конденсаторе 2 может принимать значения логического "0" или "1", соответствующиезйачения любой функции двух переменных( например функции неравнозначности),из которых одна переменная представленаинформацией, хранящейся в ячейке памяти, а вторая - внешней информацией,поступающей на разрядную шину 4. Инверсное значение функции, представлениой потенциалом на вспомогательномконденсаторе 2 может быть "записано"в основной конденсатор 1 следующим образом: на адреснук шину 5, тактовуюшину 8 и разрядную шииу 1 1 подаетсяпотенциал логического "0", на шинузаписи 10 - потенциал логической "1",ана шину перезаписи 14 - импульс записи, с помощью которого производитсяйредварительный заряд основного конденсатора 1 до потенциала логической " 1"через транзистор записи 9 и транзистор12, а после окончания импульса записина шине перезаписи 14 происходит разрядосновного конденсатора 1 через транзистор 13,в случае наличия потенциала логической " 1" на вспомогательном конденсаторе 2, либо фиксация потенциала логической " 1" на конденсаторе 2, в случае хранения логического "0 на последнем. Процесс регенерации информации вячейки памяти является частным случаемзаписи в запоминающий элемент его состоян ия. Таким образом, в ячейке памяти достаточно простым схематическим способом осуществляется выполнение логических операций внутри нее, что позво-, ляет эффективно использовать ее в специализированных устройствах для параллельной обработки информации. Формула изобретен ияЯчейка памяти, содержащая основнойи вспомогательный накопительныеэлементы, например конденсаторы, одна изобкладок основного конденсатора соединена с первой разрядной шиной и истоком запоминающего транзистора, а другая обкладка - со стоком запоминающего транзистора и истоком транзисто 1 Ора записи, затвор которого соединенс шиной записи, сток запоминающеготранзистора соединен со стоком транзистора считывания, затвор которого15подключен к тактовой шине, исток транзистора считывания соединен с однойиз обкладок. вспомогательного конденсатора и истоком адресного транзистора, сток которого подключен ко второй20разрядной шине, а затвор - и адреснойшине, другая обкладка вспомогательногоконденсатора соединена с шиной нулевого потенциала, о т л и ч а ю ш а яс я тем, что, с целью повышения надежности ячейки за счет поддержанияпостоянства уровней напряжений наконденсаторах, в нее введены первыйи второй управляющие транзисторы ишина перезаписи, соединенная с истокомЗО второго управляющего транзистора, стоком и затвором первого управляющеготранзистора, исток которого подключенк стоку транзистора записи и стокувторого управляющего транзистора, заз твор второго управляющего транзисторасоединен с одной из обкладок вспомогательного конденсатора.Источники информации,принятые во внимание при экспертизе1, Заявка Великобритании Ио 1412391,кл. 311 С 7/00, 1975,2, Патент С ША М 3 876 993,кл. 6 11 С 100, 1975 (прототип).дор Подиа комитата ССи откзытийаскй изб., й Ьлекс еенх А " Т.Р й