Устройство для контроля памяти

72) Авторы изобретения Г. П. Крупников, И, А, Марков. и М, П. Сергеев тут электроники и вычислительной техники АН Латвийской СС 1) Заявитель 154) УСТРОЙСТВО ДЛЯ КОНТРОЛ Т запоминающим устИзобретение относится кройствам,Известно устройство для контроля памяти,содержащее схему формирования растра, формирователи управляющих сигналов, схему сравнения, счетчик И 15Однако зто устройство не обеспечивает автоматизированного выявления взаимного влиянияячеек блока памяти.Наиболее близким к предлагаемому является10устройство, содержащее генератор кодов адреса,первый выход которого подключен ко входу блока управления и первому выходу устройства, схему сравнения, первый вход которой подключенк одному из выходов блока управления, другой1выход которого соединен со вторым выходомустройстваа второй вход схемы сравнения подключен к входу устройства 21. К недостаткам известного устройства относит. ся невысокая надежность и невозможность реали.36 зации стандартных режимов проверки работоспособности блоков памяти, таких как бегущий ноль, единица, шахматное поле и т.л. Цель изобретения - повышение надежности устройства, а также расширение области применения устройства за счет возможности реализации в нем указанных выше режимов.Укаэанная цель достигается тем, что устройство содержит формирователь сигналов координатной сетки, смеситель сигналов и телевизионный приемник, один вход которого подключен к выходу смесителя сигналов, а другой - ко второму выходу генератора кодов адреса, входы смесителя сигналов подключены соответственно к выхо. ду схемы сравнения и выходу формирователя сигналов координатной сетки, вход которого соединен с п р д р р одов адреса.На чертеже изображена блок-схема предлагаемого устройстваУстройство содержит генератор кодов адреса 1, служащий для формирования кодов адресов по координатам Х и У; блок управления 2, имеющий вход 3; формирователь сигналов координатной сетки , схему сравнения 5, смеситель сигналов 6 и телевизионный приемник 7. Первый выход генератора 1 попключен ко входу 33 б блока 2 и первому выходу устройства. Первый вход схемы сравнения 5 подключен к одному из выходов блока 2, другой выход которого соеди. нен со вторым входом устройства, а второй вход схемы сравнения 5 подключен ко входу устройства, Одн вход приемника 7 подключен к выходу смесителя 6, другой - ко второму выходу генератора 1. Входы смесителя 6 подключены соответственно к выходу схемы сравнения 5 и выходу формирователя 4, вход которого соедине 1 с входом генератора 1. Ко входу и выходам устройства подключается контролируемый блок памяти 8.Работа устройства рассматривается на примере контроля блока памяти емкостью 256 битов, организованных в 64 Я 4 бита, т.е. 64 четырехразрядных слова. Генератор 1 последовательно формирует коды, соответствующие адресам, ячеек контролируемого блока памяти 8. При этом формирователь 4 вырабатьвает сигнал, который через смеситель б поступает на вход приемника 7, работающего в построчном режиме, и формирует на экране прямоугольную сетку.размером 1 бх 16, каждьпрямоугольник которой соответствует одной ячейке блока памяти 8 (или п-раз. рядному слоВу), Размер ячейки может меняться по желанию оператора, На первьх и строках (где и - размер ячейки по вертикали) адрес У остается неизменным, а адрес Х циклически меняется от 1 до 16, причем после каждого цикла считывания адресов Х (т.е, перебора всех 16) генератор 1 вырабатывает строчный синхроимпульс, который подается на вход приемника 7. После сканированя и строк адрес У увеличивается на единицу и т,д. После сканирования всех строк, соответствующих координатной сетке, генератор 1 вырабатывает кадровый синхроимпульс, кото. рый подается на вход приемника 7, и процесс повторяется. При этом в зависимости от выбранного оежима может производиться не только пос. ледовательное считывание информации из блока памяти 8 и отображение ее на экране (при котором, например, логическому "0" соответствует минимальная яркость, а "1" - максимальная,) но и контроль блока памяти 8, В режиме контроля блок 2 при адресации к очередной ячейке 98056 4производит запись необходимой информации.Считанная из ячейки информация в схеме сравнения 5 сравнивается с информацией, поданной иэ блока 2. В случае несовпадения сигналов на обоих входах схемы 5 на ее выходе формируется сигнал, который через смеситель 6 подается на вход приемника 7, подсвечивает прямоугольник координатной сетки, соответствующий ячейке, в которой наблюдается сбой. Описанное уст ройство позволяет реализовать различные режимы контроля блока памяти,8 и обеспечивает индикацию результатов контроля.При необходимости формирователь 4 можетвключать генератор символов, позволяющий 5 в численном виде задать на экране телевизионно.го приемника 7 координаты ячеек блока памяти 8,Формула изобретенияУстройство для контроля памяти, содер жащее генератор кодов адреса, первый выходкоторого подключен ко входу блока управления и первому выходу устройства, схему сравнения, первый вход которой подключен к одному из выходов блока управления, другой выход кото.рого соединен со вторым выходом устройства, а второй вход схемы сравнения подключен ко входу устройства, отличающееся тем, что, с целью повышения надежности устройства, оно содержит формирователь сигналов координатной З 0 сетки, смеситель сигналов и телевизионный приемник, один вход которого подключен к выходу смесителя сигналов, а другой - ко второму выходу генератора кодов адреса, входы смесителя сигналов подключены соответственно к выходу 35 схемы сравнения и выходу формирователя сигналов координатной сетки, вход которого сое.динен с первым выходом генератора кодов адреса.Источники информации, принятые во внима.4 о ние при экспертизе1, Китович В, В. Оперативные запоминающиеустройства на ферритовых сердечниках и тонких магнитных пленках, М,-Л., "Энергия", 1965, с, 223-228.45 2. "Электроника",У 1, 1976, с, 70-73 (про.тотип). ЦНИИПИ Заказ 6565/17Тираж 681 Подписное Филиал ППП "Патент",г, Ужгород, ул. Проектная, 4