Ячейка памяти

(71) Заявнтел 4 ЯЧЕИКА ПАМЯТИ Изобретение относится к вычислительной технике, в частности к запоминающим устройствам.Известны ячейки памяти, построенные на основе МЙП-структур, с двумя шинами выборки, например однотранзисторная ячейка памяти, содержащая ключевой МЙП- транзистор с присоединенной к его истоку емкостью 11. Малое количество элементов и минимальное число шин позволя 1 о ют достигнуть высокую плоалость ячеек на кристалле. Однако в этом устройстве считывание информации производится непосредственно с запоминающей емкости, безусиления сиЬ нала в самой ячейке, что влечет за собой необходимость Ьолучения номинала этой емкости, соизмеримого с емкостью разрядной шины матрицы. Причем, чем больше матрица, тем болыпей должна быть эта емкость, и при прочих равных условиях тем больше размер ячейки н меньше ев быстродействие,Кроме того, однотранзисторная ячейкатребует сложной организации обрамления .матрнпы, связанной с усилением считываемого потенциала и разрушением информации при считывании,Наиболее близким по технической сушности к предлагаемой является ячейка памяти, содержащая трн МДП-транзистора,затвор н исток первого транзистора подключены соответственно к адресной и разрядной шинам, сток его соединен с истокомвторого транзистора, затвор которого подключен к истоку третьего транзистора, ишины тактовых импульсов и щггания 121,Кроме обшего для всех ячеек памятидинамического типа и матриц на вх основе недостатка, связанного с необходимостью периодического последовательного оцроса и регенерации записанной в них информации, когда ОЗУ работает только само на себя, укаэанная ячейка имеет ешеряд недостатков. Величины напряжений ивременные интервалы прн считывания унее критичны: с одной стороны, такая3ячейка требует двухуровневого сигналазапись-считывание, а с другой, еслидлительность импульса считывания слишком велика, может произойти разрушениеинформации, если слишком мапа емкостЬразрядной шины разрядится, К тому же,сигнал считывания при регенерации инвер- .нруется, что требует введения в ОЗУсхемы, учитывающей номер обращения к ячейке. Сравнительно невысоко и. быстродейсъвие ячейки, обусловленное низким уровнем енапряжения, подаваемого на адреснуюшину при считывании.Цель изобретения " повышение падежности и быстродействия ячейки памяти,Поставленная цель достйгается тем, 13.что в ячейке памяти, сток второго транзистора подключен к шине питания, истокего соединен со стоком третьего транзистора, затвор которого подключенк шинетаковых импульсов. 31На чертеже представлена принципиальная схема ячейки памяти.Ячейка памяти содержит первый транзистор 1 информации, затвор и истокегоЙодключены соответственно к адресной фф2 и разрядной 3 шинам, а сток- к истоку второго транзистора 4, затвор которого соединен с истоком третьего транзистора 5. Сток второго транзистора 4подключен к шине питания 6, исток егосоединен со стоком третьего транзистора 5, загворкоторого подключен к шине7 тактовых импульсов.Часть затвора транзистора 5, примыкающая к истоку, образует МДП-структу- зэру или с более "низкимф значением порсьгового напряжения (включая изменениесвоего знаке на противоположный), илис более высокой удельной емкостью, чемдругая часть,4 гЧасть схемы, содержащая второй 4и третий 5 транзисторы, при наличиипитающих напряжений, приложенных к шинам 7 и 6, обеспечивает устойчивое поддержание двух состояний потенциала затвора транзистора 4.Запись ннфорьщции в ячейку (т. е, потенциала на затвор транзистора 4) осушесгвляется путем подачи сигналов на3адресную шийу тактового питания 6, отпираюшнх первый и второй транзисторыпри заряженной или разряженной разрядной шине 3 в зависимости от того, записывается логическая единица или нуль.Считывание информации производитсяна разрядную шину 3 при подаче на ад/ 4ресную шину 2 напряжения, отпираюшего первый транзистор 1. Цепь считывания содержит шину питания 6, второй 4и первый 1 транзисторы, Если в ячейкезаписана логическая единица, т. е. потенциал превышающий пороговое напряжениевторого транзистора 4, то он открыт ипроисходит заряд разрядной шины 3 поуказанной цепи. В случае логическогонуля цепь считывания разорванаи на разрядной шине сохраняется нулевой потенциал. В силу того, что считывание производится не непосредственно сзапоминаюшей емкости затвора второго транзистора 4 записанная информация при этом неразрушается.Предлагаемая ячейка памяти являетсяячейкой квазистатнческого типа, обладаюшей способностью устойчивого хранениядвухсостояний и позволяющей оперативноперезаписывать и считывать информацию.Она позволяет производить регенерацию,информации одновременно во всех ячейках матрицы и обеспечивает неразрушаюшее ее считывание,Благодаря возможности подачи сравнительно высоких напряжений на затвор гранзистора 1 при считывании предлагаемаяячейка обладае более высоким быстродействием. Кроме гого, упрощается схемаматрицы, выполненной на предлагаемыхячейках,формула из обре генияЯчейка памяти, содержащая три МДП транзистора, затвор и исток первогогранзистора подключены соответственно к адресной и разрядной шинам, сток его соединен с истоком второго транзистора, затвор которого подключен к истоку третьего транзистора, и шины импульсов и питания, о т л и ч а ю ш а я с я тем, что с целью повышения надежности и быстродействия ячейки, в ней сток второго транзистора подюиочен к шине питания, исток его соединен со стоком треп.его транзис тора, затвор которого подключен к шине тактовых импулы:ов.Источники информации, принятые вовнимание при экспертизе1. Зарубежная радиоэлектроника, 1975,Июыс, 77,2. Патент США Х 3706079,кл. 340-1736, опубл. 12.12.72,681455 аь В.Ф Состедактор" Т. Иванова Тек ктор С. Шекмвр Под пис СССР о 4 иал ППП фПатентф, г. Ужгород ул. Проек ред Э. Чужик, К аз 5094/46 Тираж 681 ЦНИИПИ Государственного комитета по делам изобретений и открытий 113035, Москва, Ж 35, Раущская наб., д.