Устройство для считывания информации из блоков памяти

ОЛ ЙСАНИЕ ЙЗОБРЕТЕН Ия Союз СоветсннкСощиалнстнческикРеспублик(1 ц 693434 К АВТОРСКОМ ИДЕТЕЛЬСТВУ опали и тельное к авт. с вид-в М. Хд. 11 С 8/О 2) Заявлено 20,05,77 (21) 2488437/18.2 с присоединением заявки ГЙ рствеииы иаиитеСССРлам изобрвтеиийн атирютий 23) И риорите ее Опубликовано юллетень Ля 3а опубликования описания 28.10,79 72) Авторы изобретения равпов Иванников и Л 71) Заявитель 54) УСТГОЙСТВО ДЛЯ СЧИТЫВАНИЯ ИИФОРМЛПИИ ИЗ БЛОКОВ ГАМЯТИзобретение относится к областт вычислительной техники и применимо для считывания и передачи информации из блоков памяти в управляемые устройства.Известно устройство для считывания данных из блоков памяти в ТТЛ устройствах, содержашее входной транзистор тт-р-И- типа, два выходных 11-р- тт - транзистора, диод и три резистора. Коллектор входного транзистора соединен10 с входной шиной. База этого транзистора подключена к коллектору первого выходного транзистора и через резистор к шине питания. Эмиттер входного тран 15 зистора присоединен к базе второго выходного транзистора и через резистор к шине нулевого потенциала. Эмиттер первого выходного транзистора связан с шиттой нулевого потенциала. База первого20 выходного транзистора подсоединена через диод в прямом включении к выходной шине и через резистор - к шине нулевого потенциала. Эмиттер второго выходного транзпстора соединен с шиной нулевого потенциале, а коллектор - с выходнойНедостатками устройства являются :равнительпо высокое напряжение питания; низкая степень интеграции элементов на кристалле, вытекаюшая из наличия пассивньгх компонентов (резисторов диодов) и необходимости изоляции компонентов внутри интегральной схемы; высокое потребление тока от источников питания и сравнительно низкий показатель качества. Ближайшим к предложенному техническому решению является устройство для считывания информации из блоков памяти, содержашее в каждом разряде тт - входных элементов, переключаю 1 пий и выходной элементы, шины питания и нулевого потенциала 2),Пель изобретения - повышение быстродействия и надежности устройства.Эта цель достигается тем, что устройство содержит шину ЗАПГГТ, а вход3693 ной, перек 1 почаюший и выходной элемееетье выполнены на двух транзисторах р- е 1-р и И-е- И типа, причем база р- ЕЕ-р и эмиттер е 1-р- е 1 -транзисторов входееых элементов подключены к входной шине, коллектор р- Ее -р и база П -р -трав зисторов входных элеменФай полкпючены к шине ЗАПРЕТ, эмиттерь 1 р- Е 1-ртранзисторов входных элементов подклю чены к шине питания, а коллекторы ее -р- и -транзисторов входных элементов подключены к базе и к коллектору ее -р- И и р- е 1 -р - транзисторов переключаюшего элемента, эмиттер р- Е 1 -р- транзистора переключа 1 ошегс элемента подкл 1 очен к шине питания, база р- П -р - и эмиттер 11 -р- И -транзисторов переключаюшего элемента полк 1 почены к шине нулевого потенциала, коллектор П -р - транзистора пере 20 ключающего элемента подключен к базеЕ 1 -р- е 1 и к коллектору р- Е 1 -ртранзисторов выходного элемента, эмиттер р- Ее -р - транзисторов вьгходного25элемента подкл 1 очен к шине питания,база р- е 1 -р и эмиттер ее-р- л -транзисторов выходного элемента подключены к шине нулевого потенциала а кол-,лектор Е 1-р- ее -транзисторов выходного30элемента - к выходу устройства,На чертеже представлено устройстводля считывания информации, построенноена К последовательно соединенных разрядах, где К - число выходов устрой 35ства,Каждый из транзисторньех элементовоазряда представляет собой такоесочетание Ее -р- И и р- и -р - транзисторов в котором эмиттер е 1 -р- Е 140транзистора соединен с базой ро- Е 1 -ртранзистора, а база Е 1 -р- М 1 - транзистора связана с коллектором р- П ртранзистора,Число входеЕых транзисторных элементов равносоответственно числу входов разряда,При этом объединенные эмиттерМ -р- Ее -транзистора 1 и базар- ее -р-транзистора 2 каждого из входныхтранзисторепях элементов присоединенык соответствуюиЕей входной шине 3,Объединенные база ее -р- И -транзистора 1 и коллектор р- ь -р - транзистора 2 входных элементов подключенык шине ЗАПРЕТ 4, Змиттеры р- и -ртранзисторов 2 связаны с шиной питания 5, к которой также подсоединеныэмиттеры р- е 1 -р- транзисторов 6 и 7 34первого и второго выходных транзисторных элемееЕтов. Коллекторы траеезисторов1 вхолпьех элементов соединены с объединенными коллектором р- е 1-р -транзистора 6 и базой 11 -р- ее -транзистора8, коллектор которого соединен с коллектором (5=- ее -р транзистора 7 и базои11-р- еЕ:-транзистора 9 выходныхэлементов. Объединенные база транзистора 6 и эмиттер транзистора 8, а такжебаза транзистора 7 и эмиттер транзистора 9 подключены к шине нулевого потенциала 10, Коллекторы транзисторов 9соединены с выходной шинОЙ 1 1.Устройство для считывания информации из блоков памяти Оаботает следующим образом,Управление устройсЕвом дпя считывания информации осушествляется сеЕгналом,паееример с блока вьебора кр 1 еста 1111 а, который оазрсшает ипи запре 1 цает прохождение основного сигнала через устройство. При подаче на уе:равляюшцй вхол( Вх. ЗАГ е Е 1 ) Оазрепаюпцего с иге 1 а 1 еалОГич ес ко и 1 подГОта в 11 ива ютс я к Отп ираееепо базоэмиттерные переходье Е 1-р-Е 1 транзисторов 1 а устройство готово ксЕитываниЕО информации током, вытекаю 1 цим из входов Вх - Вх каждого изО аз рядо в 5-,: тв о йс те;а,Рассмотрим работу устройства присчитывании ееееформации из б,10 КОБ памяти с помош 1.1 О ОДИОГО из разрялое 1 Е-ногослова.П 5 стъ на входееу 10 ши 1 еу 3 (Вх ) поступает потенциал логического "О", который Открывает змиттерный переходтранзистора 1, создавая вытекаеоший извхода (Вх ) ток, Транзистор 1 включается и замыкает через себя ток базытранзистора 8, который инжектируетсятранзистором 6, Транзистор 8 при этомзапирается. Ипжектируемый транзистором 7 ток отпирает эммптереЕый переход транзистора 9, что Обеспечивает навыходе разряда потенциал логического "О,"При считьевании логической "1" высокий потенциал поступает на вхо;.(Вх), запирая транзистор 1 и прерываявытекаЕОший ток, ИнжектеЕруемый транзистором 6 ток Отпирает транзистор 8и переводит его в проволяцЕее состояние,Ток, инжектируемый гранзистором 7,замыкается через открытый транзистор8 на п 1 ину нулевого потенциала 10, Эгоприводеет к запиранию транзистора 9 ипоявлению потенциала по 1 ичес ко Й " 1"на выходе устройства,20 25 30 35 40 50 5 69Лналогичным образом проискал тсчитывание информации при поступлениисигнала на любой из входов устройствасчитывания.Запрет считывания обеспечиваетслподачей на шину ЗАПРЕТ 4 уг-"вляюшего сигнала логическогс "0"о замыкает инжектируемый тоанзистором 2ток через входную цепь на шину пулевого потенциала 10, Это приводит кзапиранию транзистора 1, и инжектируемый транзистором 6 ток включает впроводящее состояние транзистор 8.Через открытый транзистор 8 инжектируемый транзистором 7 ток замыкаетсяна шину нулевого потенциала 10. Транзистор 9 при этом запирается, что обеспечивает состояние логическои 1" навыходе устройства.Лналогично осуществляется переводвсех выходов (Вых.- Вых,) устройства при подаче сигнала запрета в состояниелогической "1",Устройство для считывания информации предполагает многоразрядное управление считыванием информации в отличие от известных устройств для считывания информации, что позволяет осуществлять передачу одинакового объемаинформации за более короткое время.Кроме того, имеется возможность управления от одного устройства несколькими схемами одновременно.Устройство отличается простотой исполнения, Оно содержит меньшее числосхемных компонентов по сравнению сизвестными,и полностью исключает пассивные компоненты(резисторы, диоды) .Это позволяет уменьшить плошадь, занимаемую устройством на кристалле,упростить топологическую компоновку,уменьшить число омических контактов и,такйм образом, повысить надежностьустройства. Надежность повышаетсятакже за счет упрощения изоляции междукомпонентами и использования самоизоляции.Устройство отличается универсальностью применения в вычислительных системах, простотой согласования с различными ТТЛ и ДТЛ-устройствами.Устройство также имеет более низкое ,напряжение питания (порядка 0,9-1,1 В) 3434по сравнению с известными устройствами того же назначения (+5 В) что позволяет улучшить качественный показатель устройства - произведение мощности потребления на среднюю величину задержки распространения сигнала.Формула изобретения Устройство дпя считывания информации из блоков памяти, содержашее вкаждом разряде д-входных элементов,переключающий и выходной элементы,шины питания и нулевого потенциала,отличающееся тем,что,спелью повышения быстродействия и надежно сти устройства, оно содержит ш пну ЗЛПРЕТ, а входной, переключающийи выходной элементы выполнены на двухтранзисторах р- И -р и д -р- у 7 -типа,причем база р-. И -р и эмиттер;7 -р -транзисторов входных элементов подкп 1 очены ко входной шине,коллектор р- И -р и база ц -р 7 -транзисторов входных элементов подключены к шине ЗАПРЕТ, эмиттеры р-ртрачзисторов входных элементов подключены к шине питания, коллекторыП-р- И -транзисторов входных элементов подключены к базе и коллекторуИ -р- И и р- И -р- транзисторов переключающего элемента, эмиттер р- И-ртранзистора переключающего элементаподкшочен к шипе питания, база р-ри эмиттер 7 -р- И - транзисторовпереключающего элемента подключенык шине нулевого потенциала, коллектор7 -р- И - транзистора переключающегоэлемента подключен к базе и -р- )7 ик коллектору р- И -р- транзистороввыходного элемента, эмиттер р- И -ртранзисторов выходного элемен 1 а подк;почен к шине питания, база р-И-р и.эмиттер (7 -р - транзисторов выходного элемента подключены к шине нулевого потенциала, а коллектор 7-з -дтранзисторов выходного элемента подключен к выходу устройства,Источники информации,принятые во внимание при экспертизе1. Каталог электронных схемД,Л,Т.А., 1974, с. 14.2. Патент ФРГ2103900,кп. 811 С 17106, 1976 (прототип).6 витель А. Иванниковред Н. 1(овалева Коррект Михее актор3джеТираж 681И Государе твенного делам изобретепМосква, )1(-35, Р Подписно аз 6308/2 гг, г. Ужгород, ул. Проектная,( с тес ело иска я ИНИИГ и 3 О 35, илиал ППП "Пат о комитета ССС и и отковни ушская наб д. 4/