Устройство для обслуживания запросов к оперативной памяти

(22) Залвлеио 1509.7 7(2 Ц 252715 б/18-24 Р 1( 2 с присоедииеиием заявки Ио С Об Р 9/18 С Об Р 13/Об Государствеиный комитет ссср по делам изобретеинй и открытийОпубдиковаио 250180 Ярддетеиь Ио 3Дата опубликоваиия описания 28 Л 1.80 А,А,Мячев Р) ЗайВитЕЛЬ ИнститУт электРОнных Упоавлюоцих маиин(5) УСТРОЙСТВО ДЛЯ ОБСЛУЖИВАНИЯ ЗАПРОСОВ К ОПЕРАТИВНОЙ ПАМЯТИ Изобретение относится к областивычислительной техники, в частности, к устройствам для обслуживаниязапросов и может быть использованов качестве приоритетного устройства.Известно устройство для обслуживания запросов к оперативной памяти,содержащее регистры, дешифраторы,регистры молки, схемы совпадения,регистры динамического приоритета,формирователи сигналов разрешенияконфликтов, триггеры управщения,входные и выходные вентили, элементыИ, ИЛИ, задержки и ди 4 Ференцирующие.схемы 11 . .15Недостаток устройства состоитв том, что оно требует повышенныхзатрат оборудования.Наиболее близким к изобретениюпо технической сущности и достигаемоОму .результату является устройстводля обслуживания запросов к оперативной памяти, содержащее регистрвнепроцессорных запросов, регистрзапроссв на прерывание, регистрзапросов йроцессора, схему сравнения, схему управления, схемы выдачипричем выходы регистров приоритетаподключены ко входам соответствующихсхем выцачи и схемы сравненият вы ходы которой подключены через схемы выдачи к линиям связи с периферийными абонентами, управляющие входы всех регистров и схем подключены к соответствующим выходам схемы управления (2) .Недостаток устройства состоит в том, что оно не позволяет предостав-. лять приоритет запросам процессора при обслуживании запросов периферийных абонентов, обслуживание которых может быть задержано. Это приводит к тому, что устройство обладает ограниченными функциональнымй возможностями.Цель изобретения - расширение функциональных возможностей эа счет обеспечения переменной дисциплины обслуживания запросов йроцессора.Поставленная цель достигается тем, что в устройство для обслуживания запросов к оперативной памяти, содержащее первый, второй и третий регистры, первые входы которых являются соответственно первым, вторым и третьим входами устройства, первый, второй и третий элементы И, выходы которых являются соответственно первым, вторым и третьим выходами устройства, блок управления,первыйвыход которого соединен с первымивходами первого, второго и третьегоэлементов И, схему сравнения, первыйи второй выходы которой соединенйсо вторыми входами соответственнопервого и второго элементов И, первый элемент НЕ, выход которого соединен с первыми входами четвертогои пятого, элементов И, причем выходыпервого и второго регистров соединенысо вторыми входами соответственно четвертого и пятого элементов И, третьи входы которых соединены со вторым выходом блокауправления, третий выход блока упРавления соединен со вторыми входами первого, второго и третьего регистров, выход третьего регистрасоединен со входом первого элементаНЕ и со вторым входом третьего элемента И введены шестой, седьмойи восьмой элементы И, второй и третий элементы НЕ, элемент ИЛИ-НЕ,четвертый регистр, причем выходчетвертого регистра соединен сгервым входом шестого элемента И,и через второй Элемент НЕ - с первыми входами седьмого и восьмогоэлементов И, выходы которых соединены соответственно с первым и вторым входами схемы сравнения, первыйвыход четвертого элемента И соеди- З 0нен с третьим входом схемы сравне- .ния и через третий элемент НЕ -с первым входом элемента ИЛИ-НЕ,второй вход и выход которогосоединены соответственно с выходом первого элемента НЕ и совторым входом шестого элемента И,третий вход которого и первый входчетвертого регистра соединены соответственно с первым и третьим выходами блока управления, второй выходчетвертого и выход пятого элементовИ соединены со вторыми входами соответственно седьмого и восьмого элементов И, а второй вход четвертогорегистра и выход шестого элемента 45И являются соответственно четвертымвходом и четвертым выходом устройства.Структурная схема устройствапредставлена на чертеже. 50Устройство для обслуживания запросов к оперативной памяти содержитрегистры 1-4, элементы И 5-8, блокуправления 9, элементы И 10,11,элементы НЕ 12,13, элементы И 14,15,элемент НЕ 16, схему сравнения 17,элемент ИЛИ-НЕ 18, входы 19-22,выходы 23-26.Регистр 1 используется для хранения запросов процессора различного 60 приоритета, обычно в порядке убывания приоритетов следующим образом: контроля и диагностики, записи результата, выборки операндов, выборки команды. 65 Регистр 2 служит для хранения запросов на прерывание процессора отпериферийных абонентов.Регистр 3 хранит запросы по внепроцессорному доступу к памяти отпериферийных абонентов, которые имеютнаивысший приоритет среди всехзапросов.Регистр 4 служит для хранения непроцессорных запросов от периферийных абонентов, которые могут иметьнизкий приоритет по сравнению совсеми запросами процессора к памятиза исключением запросов выборки команды.Устройство работает следующимобразом .При наличии запроса в регистре3 через элемент НЕ 12 блокирует прохождение запросов с выхода регистров 1 и 2, и через элемент ИЛИ-НЕ18 - выдача запросов из регистра 4через элемент И 8. По сигналу с пер-,вого выхода блока управления 9 сигналы разрешения доступа к памяти свыхода регистра 3 через элементИ 7 и выход 25 поступают кпериферийному абоненту, имеющемузапрос с наивысшим приоритетом. После обслуживания памятью данный периферийный абонент снимает запроссо входа 21.При отсутствии запросов в регистре3 запросы регистра 1 (за исключениемзапроса выборки команды) имеют приоритет относительно запросов регистра 4. Поэтому сигнал с первого выхода элемента И 10 через элемент НЕ 16и элемент ИЛИ-НЕ 18 блокируют выдачу запросов из регистра 4 черезэлемент И 8.Запросы регистра 4 имеют приоритет перед .запросами регистра 2, которыеидентифицируют запросы на прерывание.Поэтому через элемент НЕ 13сигналы с выхода регистра 4 блокируют на элементе И 15 выдачу запросовс регистра 2, и на элементе И 14запроса выборки команды со второговыхода элемента И 10,В зависимости от взаимного приоритета запросов регистра 1 и 2 на схемесравнения 17 осуществляется их сравнение. Запросы с наивысшим приоритетом с выхода схемы сравнения 17 (первого или второго) через соответствующий элемент И (5 или 6) поступаетлибо на выход 23 (в процессор), либона выход 24 (к периферийному абоненту).Таким образом, изобретение позволяет блокировать запросы абонентовпри одновременном появлении внепроцессорных низкоприоритетных запросовот периферийных абонентов и запросовот процессора, что обеспечивает расширение функциональных возможностей.При этом уменьшается среднеевремя выполнения команд процессора,что обеспечивает увеличение.производительности процессора и системыв целом,Изобретение особенно эффективноиспользовать в электронно-вычислительных машинах (ЭВМ), соединенные черезадаптеры локальной связи с другимиЭВМ в многомашинном комплексе, с высокой интенсивностью запросов синхронного типа к оперативной памяти.кроме того, реализация предлагаемо- ого устройства целесообразна в ЭВМ,периферийные абоненты которых используют память асинхронного типаВ сравнении с известным устройством изобретение обеспечивает повышение производительности процессора на 5-1.0 в зависимости от типаЭВМ и интенсивности внепроцессорныхнизкоприоритетных запросов.20формула изобретенияУстройство для обслуживания запросов к оперативной памяти, содержащее первый, второй и третий регистры, первые входы которых являются соответственно первым, вторым и третьим входами устройства, первый, второй и третий элементы И, выходы которых являются соответственно Зо первым, вторым и третьим выходами устройства, блок управления, первый выход которого соединен с первыми входами первого, второго и третьего, элементов И, схему сравнения, первый и второй выходы которой соединены со вторыми входами соответственно первого и второго элементов И, первый элемент не, выход которого соединен с первыми входами четвертого и пятого элементов И, причем выходы первого 40 и второго регистров соединены со вторыми входами соответственно четвертого и пятого элементов И, третьи входы которых соединены со вторым выходом блока управления, третийвыход блока управления соединенсо вторыми входами первого, второгои третьего регистров, выходтретьегорегистра соединен со входом первогоэлемента НЕ и со вторым входом третьего элемента И, о т л и ч а юЦ е е с я тем, что, с целью расширения функциональных возможностейза счет обеспечения переменной дисциплины обслуживания запросов процессора, очо содержит шестой,седьмой и восьмой элементы И, второй и,третий элементы НЕ, элементИЛИ-НЕ, четвертый регистр, причемвыход четвертого регистра соединенс первым входом шестого эпементаИ и через второй элемент НЕ - спервыми входами седьмого и восьмогоэлементов И, выходы которых соединены соответственно с первым и вторым входами схемы сравнения, первыйвыход четвертого элемента И соединен с третьим входом схемы уравненияи через третий элемент НЕ в с первыявходом элемента ИЛИ-НЕ, второй входи выход которого соединены соответственно с выходом первого элементаНЕ и со вторым вхоцом шестого элемента И, третий вход которого ипервый вход четвертого регистрасоединены соответственно с первыми третьим выходами блока управления,второй выход четвертого и выход пятого элементов И соединены со вторымивходами соответственно седьмого ивосьмого элементов И, а второй входчетвертого регистра и выход шестогоэлемента И являются соответственночетвертым входом и четвертым выходом устройства.Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССР,.9 281901, кл.С 06 Г 9/18,1970,711574 Составитель Ф.ШагиахметовРедактор Э.Губницкая Техред М. Петко Корректор Г.Решетн Зака Филиал ЛПП Патент, г,ужгород, ул.Лроектн-:.я,4 9014/37ЦНИИПИ Государпо делам иэо3035, Москва,Тираж 751 Подписноетвенного комитета СССРретений и открытий