Канал прямого доступа к памяти электронной вычислительной машины (эвм)

Свез Сфеетсинх Соцналнстнческня РеснубпниТОРСХСвмУ СВИДЕТЕЛЬСТВУ 1) Дополнительное к авт, саид-ву 51)М. Кл. 6 06 Е 3/04 1,77 . (21) 2441680/18 22)Заявлсно 0 инением заявки РЙ п ис осударстввнний квинт СССР нв делам нзвбретвнн н вткрытнйОпубликовано Дата опубли г(54) КАНАЛ ПРЯМОГОЭЛЕКТРОННОЙ ВЫЧИ Изобретение относится к области вычисли-" ния адреса памяти со с группой адрес.тельной техники, а более конкретно к сйектро ных входов памяти 12.метрическим устройствам на базе ЭВМ и предназначено для. использования при работе ЭВМ Недостатком известного устройства являетсяв режиме статистического анализатора, . малое быстродействие, которое определяется5Известно устройство, содержащее входи последовательной модификацией счетчиков устпреобразующие блоки, блоки передачи д ройства.узлы выбора адреса, память 133. Целью изобретения является повышение про.Недостатком известного устройства является пускной способности.невысокая пропускная способность.,Поставленная цель достигается тем, что ка.нал содержит первый и второй сумматоры,Наиболее близким к данному является уст- причем вторая и третья группы информационройство, содержащее блок передачи данных и: ных выходов блока передачи данных и управуправляющих сигналов, блок управления, сое. ляющих сигналов соединены соответственно сдиненые двухсторойней связью, блок формиро. первыми входами первого и второго сумматования адреса памяти, память, первый и второй ров, вторые входы которых соединены соотгенераторы констант, причем первая группа ин- ветственно с выходами первого и второго гене.формационных выходов блока передачи даиных раторов констант, группы выходов первого ии управляющих сигналов соединена с первой, второго сумматоровсоединены соответственногруппой входов блока формирования адреса с второй группой входов блока формированияпамяти, первый и второй выходы блока управ. адреса памяти и группой входов блока управления соединены соответственно с управляющи- пения,ми входами блока формирования адреса памя. На ема канала,ти и памяти, группа выходов блока формирова., которь данных и единена ые анных, чертеже представлена блок-сх й содержит блок 1 передачи6918403управляющих сигналов, блок управления 2,блок 3 формирования адреса памяти, память 4,генераторы констант 5, 6, сумматоры 7, 8,Блок 1 имеет и выходов цепей передачиданных, причем а старших разрядов указан. 5ных цепей соединены с в входами первогосумматора 7, другие в входов которого соединены с е выходами первого генератора кон.стант 5. Дополнительно К выходов старшихразрядов цепей передачи данных блока 1 соединены с 1 с входами второго сумматора 8, другие М входов которого соединены с М выходами второго генератора. констант б, Младшиеп-в разрядов цепей передачи данных блока 1соединены с и-а входами младших разрядовблока 3, а в входов старших разрядов блока 3соединяются с а выходами первого суммато.ра 7, Цепи управления блока 1 соединены с соответствующими входами и выходами блокауправления 2, ко входу разрешения регистрации которого подключен выход переполнениявторого сумматора 8. Выходы блока управления 2. соединены с соответствующими входамиблока 3 и с паматью 4.Канал работает следующим образом,25Код числа через блок 1 передается в блокформирования адреса памяти 3, причем ш старших разрядов этого числа предварительно поступают на вход сумматора 7, где происходитсложение этих разрядов с константой, котораяпоступает на вход сумматора с первого генера.тора констант 5, После сложения код с выхода первого сумматора поступает на входы старших разрядов блока формирования адреса па.мяти 3. Таким образом, на входы блока форми- Зрования адреса памяти 3 поступил код, отличающийся от кода, поступающего в блок 1 навеличину константы А, Это позволяет выбратьначало зоны регистрации в любом месте, Одновременно с поступлением ш старших разрядовкода на вход первого сумматора 7 М старшихразрядов этогоэже кода поступают на входвторого сумматора 8, где складывается с кон.стантой В. Константа В определяет верхнююграницу зоны" регистрации и образуется вторымгенератором констант б, Причем константа Впредставляет собой дополнительный код верхней границы зоны регистрации. Если поступающий на вход блока 1 код больше, чем код,определяющий верхнюю гранину зоны регист.рации, то при сложении старших разрядов это.го кода с дополнительным кодом верхней гра.ницы зоны регистрации произойдет переполнение второго сумматора 8 и сигнал переполнения по шине управления регистрацией поступитна вход блока управления 2 и произойдет за.прет регистрации данного кода, Это позволяет защитить участок памяти, лежащий выше верхней границы эоны регистрации. Если же поступающий код меньше константы В, то блок управления 2, не получив по шине управления регистрацией запрещающего сигнала, разрешает регистрацию кода, поступившего на входы бло,ка 3.Таким образом достигается выбор зоны длярегистрации информации от входного преобразующего блока (на чертеже не показан).Введение новых элементов позволяет выбирать любые участки памяти с заданной крат.ностью в любом месте памяти и защищать участ.ки памяти,не используемые для регистрации,при этом времяформирования адреса определя.ется быстродействием сумматоров, что определяет повышение пропускной способности кана.ла,Формула изобретенияКанал прямого доступа к памяти электронной вычислительной машины, содержащий блокпередачи данных и управляющих сигналов,блок управления, соединенные двухстороннейсвязью, блок формирования адреса памяти,память, первый и второй генераторы констант,причем первая группа информационных выходов блока передачи данных и управляющих .сигналов соединена с первой группой входовблока формирований адреса памяти, первый ивторой выходы блока управления соединенысоответственно с управляющими входами бло.ка формирования адреса памяти и памяти, груп.па выходов блока формирования адреса памятисоединена с группой адресных входов памяти,о т л и ч а ю щ и й с я тем, что, с цельюповышения пропускной способности, он содержит первый и вТорой сумматоры, причем вторая и третья группы информационных выходовблока передачи данных и управляющих сигналов соединены соответственно с первыми вхо.дами первого и второго сумматоров, вторыевходы которых соединены соответственно свыходами первого и второго генераторов кон-стант,группы выходов первого и второго сумматоров соединены соответственно со второйгруппой входов блока формирования адресапамяти и с группой входов блока управления.Источники информации,принятые во внимание при экспертизе1. Комплекс управляющий вычислительныйМ - 6000 (ТУ - 25 - 01 - 7), 1974.2. Авторское свидетельство СССР У 408308,кл. 6 06 Р 9/00, 1971 (прототип).691840 Редактор Э. ГубницкаяЗаказ 6217/39 ВФилиал ППП Патент", г. Ужгород, ул. Проектная, 4 Составитель И, МилокостныйТехред Л,Алферова Корректор Т, СкворцоваТираж 780 ПодписноеЦНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, Ж - 35, Раушская наб., д, 4/5