Архив за 1987 год

Номер патента: 1348814

Опубликовано: 30.10.1987

Авторы: Клюжин, Титов

МПК: G06F 3/02

Метки: ввода, информации

...ИЛИ 26 и передним фронтом запускают одновибратор 27, который формирует прямоугольный импульс. Передний фронт этого импульса устанавливает в исходное состояние триггеры48814 2 20 5 30 35 Формула изобретения 40 45 50 55 Устройство для ввода информации, содержащее клавиатуру, шифратор и блок интегрирования, причем выходы клавиатуры соединены с информационными входами шифратора, о т л и ч аю щ е е с я тем, что, с целью повышения надежности устройства, в него введены первый и второй одновибраторы, группа триггеров, разделительные элементы, ключи, элемент И, элемент ИЛИ и преобразователь кодов, причем выходы шифратора соединены с Б-входами триггеров, входы клавиатуры через разделительные элементы подключены к выходам блока интегрирования и...

Номер патента: 1348815

Опубликовано: 30.10.1987

Авторы: Каневский, Куц

МПК: G06F 17/14, H03H 17/06

Метки: фильтрации, цифровой

...суммы вычисляется а ы + а ю" +о+ а и, результат поступает на вход регистра 6.3.На вход 4.2 задания коэффициентов поступает ы и в умножителе 3.1 вы 1 т 1числяется а, ч , на сумматоре 5.2 выполняется суммирование а ыо + + а ы 1, на вход 4. 1 задания коэффициентов всегда поступает ы.В четвертом такте в триггер 9.4 записывается единица, в остальные триггеры 9.1-9.3 - нули, в регистр 2.4 записывается а на вход 4.4 задания коэффициентов поступает ч , в умножителе 3,4 вычисляется а ы вз регистр 6,3 записывается значениео о оа, 11 + а, ы + а ы , которое суммируется с результатом умножения и получается значение нулевого коэффициента Фурье о+о+о+оо о 3 В регистр 6,2 записывается а ч +о + а,ю , на вход 4.3 задания коэффициентов поступает ч . В...

Номер патента: 1348816

Опубликовано: 30.10.1987

Авторы: Новиков, Павлов

МПК: G06F 7/00

Метки: логический, многофункциональный, модуль

...Х Х ЧК Х Х ЧХ Х Х3 1 г 3 1 3 Третий логический блок 3 реам зует логическую функцию Г х х х чх х х чх х х чх, х Таблица является таблицей истинности Функций, реализуемых первым 1, вторым 2 и третьим 3 логическими блогде у - сигналы, снимаемые, соответственно, с первого 6, второго 7. третьего 8 элементов НЕРАВНОЗНАЧНОСТЬ,При отсутствии сигналов от блока 5 преобразования с выходов элементов НЕРАВНОЗНАЧНОСТЬ снимаются прямые значения сигналов логических блоков, поступающие на их первые входы, а при наличии сигналов, эквивалентных "1", - инверсные.Блок 5 преобразования (фиг. 3) предназначен для управления работой первого 6, второго 7 и третьего 8 элементов НЕРАВНОЗНАЧНОСТЬ в зависимости от поступающего входного воздей ствия и сигналов,...

Номер патента: 1348817

Опубликовано: 30.10.1987

Авторы: Ларченко, Хлестков, Холодный, Ялинич

МПК: G06F 7/02

Метки: двоичных, сравнения, чисел

...выходе элемента 45ИЛИ-НЕ 7 и выходе 18А (Вустройства - 1ЕслиАВи А, = 0 (т.е. А0), то "1" - на выходе элементаИЛИ-НЕ 9 и выходе 19 АВ устройства.ЕслиА 1 В и А = О, то "1"на выходе элемента И 12, "0" - на выходе элемента ИЛИ-НЕ 9, "1" - на выходе элемента ИЛИ-НЕ 10 и выходе 20АВ устройства.Если АВи В= О, то "1"на выходе элемента ЛИ-НЕ 8, "0"на выходе элемента ИЛИ-НЕ 9. "1" -на выходе элемента ИЛИ-НЕ 10 и выходе 20 "АВ" устройства.ЕслиАВ и В = 1, то на выходе элемента ИЛИ-НЕ 8 - "0", а "1" на выходе элемента ИЛИ-.НЕ 9 и выходе 19 АВ устройства.Формула изобретенияУстройство для сравнения двоичных чисел, содержащее и элементов неравнозначности, где и - количество разрядов сравниваемых чисел, и порязрядных элементов И, элемент ИЛИ и два...

Номер патента: 1348818

Опубликовано: 30.10.1987

Авторы: Герц, Максименко

МПК: G06F 7/02

Метки: выбора, множества, разрядных, чисел, числа, экстремального

...4, Ь .ам Раз ряды сравниваемой пары чисел а и Ь, причем ам и Ьм - старшие разряды.Если число а ) Ь, то на выходе неравенства схем сравнения формирует.я сигнал "1", а если число а ( Ь, то формируется сигнал "О", при этом если число я = Ь, то ла ньгходе равенства схем сравнения формируется сигнал 1, а если число аЬ, то фг Рмируется сиГнал ОЕсли существует одно экстремяльнсе число, на входы со гветствующе -Первый случай: пусть существуетодно минимальное число, например число Ъ, и пусть при этом са, тогдана выходах неравенства схем сравнения 14- 1, 1- 0, 14 - мО 40 на выходах равенства схем сравненияТаким образом, на первый входэлемента И 5 через элемент НЕ 3, проходит "О", на второй вход элемента 45 И 5, через элемент НЕ 3 - 1...

Номер патента: 1348819

Опубликовано: 30.10.1987

Автор: Буткин

МПК: G06F 7/02

Метки: выделения, кода, многоразрядного

...йроцедуры; г = мин.( у , у у );1 2 у макс, х, х х х ,1 Поступающие на входы 5, -5 ш-разрядные двоичные коды преобразуются дешифраторами 1, -1 в Я -разрядные модифицированные коды, у которых дВоичному коду х соответствуют единицы в первых х разрядах и нули в остальных 2 - 1-х разрядах. Коду х = 0 соответствуют нули во всех 2 - 1 разрядах.В блоках 2 -2 выделения максиРмального кода определяются соответствующие значения у у , , укоторые формируются на выходах элементов ИЛИ 8, -80., а именно модифицированный код, соответствующий большему двоичному коду, всегда "поглощает" модифицированный код, соответствующий меньшему двоичному коду. Формула изобретения 1. Устройство для вьщеления многоразрядного кода, содержащее п-дешифраторов, где...

Номер патента: 1348820

Опубликовано: 30.10.1987

Авторы: Бархоткин, Горбунов, Горнушенков, Павленко, Полянин, Преснухин, Смирнов

МПК: G06F 7/06

Метки: выделения, количества, нечетного, среднего, чисел

...ВЬ: -хдда второ;с ячс цьц ацллизл числапоступлн:т .с с вход тр "т л .с г.д, Нлляется среднее по множеству значениевыборки. 5 Формула из обретения Устройство для выделения среднегоз нечетного количества чисел, содер ащее иячеек анализа где и - количество сортируемых чисел, каждаяз.-я ячейка анализа ( = 1,2,ии 2в в ) содержитсхем сравнения215 и икоммутаторов, (2-1)-й и 2 д-йвходы каждой д-й ячейки анализа соединены соответственно с первой и второйгруппами входов -й схемы сравнения, вкаждой з.-й ячейке анализа первая 2 сз группа входов -й схемы сравнениясоединена с первой группой информационных вколов 2 з.-го коммутатора ис второй группой информационных входов (2 д)-го коммутатора, вторая 25 группа входов д-й схемы сравненияподключена к...

Номер патента: 1348821

Опубликовано: 30.10.1987

Авторы: Борисенко, Лещенко

МПК: G06G 7/16

Метки: аналоговых, двух, деления, сигналов

...сигнала40 избирательным фильтром 4 выделяется гармоническая составляющая, фаза которой содержит информацию об отношении величины сигналов делимого и делителя.45Если величина сигнала-делимого существенно отличается от величины сигнала-делителя (точка Х на фиг, 3), фазоизмерительный блок 5 выдает код нормировки на перемножающий цифроаналоговый преобразователь 8. На выходе перемножающего цифроаналогового преобразователя 8 сформируется сигнал, равныйу м) (1) 552где и - разрядность перемножающегоцифроаналогового преобразователя 8; Н - текущий код с выхода фазоизмерительного блока 5,С помощью преобразователя 9 токнапряжение сигнал преобразуется внапряжение и поступает на ин входформирователя 10 разности сигналов,на второй вход которого...

Номер патента: 1348822

Опубликовано: 30.10.1987

Авторы: Дорожкин, Жабин, Миргородская

МПК: G06F 7/38

Метки: арифметическое, выполнения, несколькими, операций, числами

...из которых выполняется не более И операций, В первом цикле вычислений на входные шины операндов 1010 поступает первая группа,йф 1включающая 3+1 операндов, представленных последовательным кодом. В последующих циклах на входные шины операндов 10 -10 1 поступают группы изу К 1операндов (в последнем цикле числооперандов может быть меньше И).Число И выбрано таким, что к моменту появления первого разряда промежуточного результата на выходахрешающего блока И решающий блок 1оказывается свободньгм,В каждом цикле вычислений послевыполнения 1+1 очередных тактовсигналу блока 2 осуществляется сдвиг"1" в регистре 8 на один разрядвправо и в результате этого на управляющий вход блока 1 с номером 3 поступает единичный сигнал с выхода3-го разряда...

Номер патента: 1348823

Опубликовано: 30.10.1987

Авторы: Золотовский, Коробков

МПК: G06F 7/49

Метки: избыточном, коде, последовательных, сдвига, чисел

...при записи числа с помощью преобразователей и ячеек 2.Рассмотрим этот этап подробнее. Числа записываются в устройство, начиная со старших разрядов, Входы переноса первой ячейки подключены к нулю. Старший разряд, в нашем случае 3, записывается в регистр 3 первой ячейки 2, Это число поступает на преобразователь 4, где преобразуется в двухразрядное число 11. Старший раэ 1 ряд поступает на выход переноса П48823 третий элемент И и в каждой разрядной ячейке - преобразователь числаиз вспомогательного кодирования восновное кодирование, причем тактовый вход и вход режима нормализации устройство соединены соответст- .венно с первым и вторым входамитретьего элемента И, третий вхоци выход которого соединены соответственно с выходом...

Номер патента: 1348824

Опубликовано: 30.10.1987

Авторы: Баранов, Брюхович, Шикин

МПК: G06F 7/49, G06F 7/50

Метки: матричный, сумматор

...И 65 в прямом виде, т,е,на выходах группы элементов ИЛИ 43формируются коды чисел 1)1и через группу элементов ИЛИ 46на первые входы группы элементов ИЛИ48 и группы элементов И 66 в инверсном виде. В. результате, на выходахгруппы элементов ИЛИ 46 формируются(коды чисел 1),О1Такое представление управляющегооперанда позволяет получить на выходах групп элементов ИЛИ 49, 50 коды1сумм г с сигналами переноса Р1г = (х и 1), ) Гпод 8;11348824 коммутаторы 15 и 16 поступают на соответствующие входы элементов И 36- 38 и элемента ИЛИ-НЕ 69. В том случае, если оба эти сигнала равны "0" или "1", на выходе элемента ИЛИ-НЕ 70 будет нулевой сигнал, а на выходе элемента И 39 - единичный. При этом на выходе группы элементов ИЛИ 55 будет получен код числа...

Номер патента: 1348825

Опубликовано: 30.10.1987

Авторы: Дрозд, Паулин, Полин, Синегуб

МПК: G06F 7/50

Метки: запятой, плавающей, суммирования, чисел

...на О, 1,2 , и разрядов.На выход блока 5 одновременно поступают 2 п-разрядные суммы Б,Я2 п дТаким образом, блок 5 формируетсуммы мантисс Л и В в ко,пичестве 2 п++2, где п-разрядность мантисс Ь и В. Знак выравнивающей разности, модуль выравнивающей разности, сформированные суммы мантисс поступают в блок 6 на входы 12 и 13. Здесь происходит выбор нужной частичной суммы следующим образом: при ху выбирается результат из подготовленных сумм, гд мантисса В сдвигается относительна ьпднтиссы А, при х с у выбирается неэультат из подготовленных частичных сумм, где мантисса А сдвигается относительно мантиссы В. Конкретньги ре;ультат выбора зависит от величины модуля выравнивающей разности, показывающей насколько разрядов одна мантисса сдвинута...

Номер патента: 1348826

Опубликовано: 30.10.1987

Авторы: Грязев, Попов, Степанов

МПК: G06F 7/50, G06F 7/64

Метки: двоичных, суммирования, чисел

...45 устройства для суммирования, например, четырехразрядного накапливающего сумматора 2 и регистра 1, когданеобходимо суммировать многократноодин и тот же двоичный код, например,код числа 15. Дпя этого случая полная емкость накапливающего сумматора2 и регистра 1 равна 2 16, а разФность М для коэффициента 1 с, выбранного в соответствии с указанным ранееусловием, т.е. 1=1, составляет М ==(2 -10 )=6.Если начальные условия таковы,что в регистре 1 постоянно находитсядвоичный код числа 15, а накапливаю5 10 15 20 25 30 35 40 45 50 55 щий сумматор 2 обнулен, то при поступлении первого сигнала на вход 4 код числа 15 будет записан в накапливающий сумматор 2. При поступлении второго сигнала на вход 4 будет осуществляться суммирование кода...

Номер патента: 1348827

Опубликовано: 30.10.1987

Авторы: Дрозд, Парасочкин, Полин, Ткаченко

МПК: G06F 7/544

Метки: вычисления, значений, полинома

...синхросигналов, управляющих режимом записи и чтения, выполняет сцтгяанпе и запись информации соотвгтв;цо, первой и второй половитакта работы устройства. Считаняс; значение показателя степени.цшается на единицу на вычитателе14 единицы и в конце первой полови.н таРта запигается через первый П, Мацояццй ВХОД В РРГИГтР-МУЛЬ- - цп.сР. 1 о. через втой информаьй вх";: в р г 1 с р альтии.ексор ч в.-.псь.вз т н макс цмальц е начгч, ко затея . стгпсци На выход ГРгц тра-мульт 1 плекссра 19 выдаетсяодно из значений ;оказателя степени в зависцьсти от значения поступающегоо ца управляющий вход сигнала.Этот сигнал формируется триггером ф15, котс:рый объединягт ца входе ИЛИсигцалы кда с выхода блока 4 памяти, и устанавливается по фронту синхросигнача в...

Номер патента: 1348828

Опубликовано: 30.10.1987

Авторы: Максимов, Просочкин, Свиньин

МПК: G06F 7/544

Метки: воспроизведения, функций

...степени на томучастке, которые хранят ся в последовательныхячейках ПЗУ 6 в порядке,приведенном на фиг.Зб.Номер участка 3 задается кодом надвух младших разрядах счетчика 4.Различие режимов ФП и ГФВ заключается только в том, что в режимеФП на вход адреса ПЗУ 6 и вход сумматора 25 поступает через мультиплексор 20 линейно нарастающий код с выхода счетчика 4, а код, определяемыйзначениями, записанными до запускапредлагаемого устройства, - на воспроизведение функции в ОЗУ 23. Поэтому в дальнейшем этй режимы не разК моменту г., (см. фиг,2) на входе накапливающего регистра установлено первое произведение С В (х),передний фронт второго тактового импульса с выхода элемента И-НЕ 3 через элемент И 12, работа которогоразрешается логической единицей...

Номер патента: 1348829

Опубликовано: 30.10.1987

Автор: Пьянков

МПК: G06F 7/544

Метки: вычисления, функции

...6 и одновременно через вход 46 коммутатора 17 - нд вход 70 сумматора-вычптателя 7. Переленцдя О из регистра 1 поступает цд вход 41 сумматора-вычптдтеля 5, на вход 62 которого через вход 47 коммутатора 15 и сдвигдтеля 12 из блока 13 пдмяти подается константа дгссд 2. Блок управления днализи - рует знаковый разряд регистра 3, поступивший ца его вход 52, и выдает сигналы управления знаком алгебраического сложения нд управляющие входы суммдторов-вычитателей 5-7, согласно алгоритму (4). При этом сдвигдтель 12 производит сдвиг нормализованной константы 2 агсг.р 2наразрядов вправо, т.е. производит денормдлизацию константы. На вход 67управления сдвигом сдвигателя 11 через вход 81 коммутатора 18 подаетсяс выхода сумматора 9 значение 21 с...

Номер патента: 1348830

Опубликовано: 30.10.1987

Авторы: Баранова, Востоков

МПК: G06F 7/548

Метки: вычисления, косинуса, методом, синуса, табличным, угла

...(ОК) . Для значения аргумента в разрядах и и исоответственно 01 (11 квадрант) адреса функции зп х образуется через ОК, адрес функции соз х - через ПК. Для значений аргумента в разрядах и и исоответственно 10 (111 квадрант) адрес функции здп х обра,уется через 1 К, и адрес функции соь х - через ОК, Для значений аргумента н разрядах и и исоответс- Беццо 11 ( 1 Ъ квадрант) зпрес фуцкции здп х образуется через ОК, а адрес функции сов х - через ПК.В сумматоре 4 образуется адрес ячейки блока 3 постоянной памяти.Если передача аргумента дешифратором 1 О режима разрешается в ПК, на вход второго слагаемого сумматора 4 поступает величина аргумента без изменений. Если передача аргумента дешифратором 10 режима разрешается в ОК, на вход второго...

Номер патента: 1348831

Опубликовано: 30.10.1987

Авторы: Валов, Виткин, Герасимов, Кубовэ

МПК: G06F 7/552

Метки: вычисления, степенной, функции

...основан на том, что при режиме возведения в квадрат после завершения цикла вычисления содержимое прямых выходов счетчика 2 является корнем квадратным от величины, снимаемой с выходов накапливающего сумматора 4.Режим 2-ой извлечения квадратного корня задается нулевым сигналомБЯ =0 с входа 18 режима устройства.В этом режиме единичным сигналомс пятого выхода 4 блока 7 управления мультиплексор 15 подключает навторой вход первой схемы 1 сравнениявыход комбинационного сумматора 17,коммутатор 16 подключает на выход19 результата прямой выход счетчика2, на второй вход схемы 14 сравнения .выход накаплицаюшгго сумматораВ результате таких подключений цавторые входы схем 14, 1 сравнениябудут подаватгся значеция, гоответствующгц концам...

Номер патента: 1348832

Опубликовано: 30.10.1987

Авторы: Золотовский, Коробков

МПК: G06F 7/556

Метки: вычисления, функции, экспоненциальной

...триггеры 4 и 16 в единичное состояние. В дальнейшем информация в регистре 5 сдвигается и последний начинаег заполняться инверс ными значениями величины х . Виталкивание информации из регистра 5 означает, что началось вычисление точного значения функции е , Так как2 2 2, .2- х - к,2" к. 5е = е - )та,цля получения точного значения у необходимо ш раз возвести вква ра-. Эта осуществляется послецовательно тп раз в квацраторе б. При5 первом возведснии в квадрат берутся старшие разряды числа, кат рые хранились в регистре 5, и и:тадшая част;числ 1 х ", т;оступатпщая с входа 1. ь числаойства, а рыи подклюнта И",И 2 стляетсятигля х т,;,чального т, чтый ли и - нечеткое она доводится дочетного прибавлением единицычисло разрядов величины х...

Номер патента: 1348833

Опубликовано: 30.10.1987

Авторы: Литвин, Хохлов, Циделко, Шантырь

МПК: G06F 7/556

Метки: потенцирования

...Х и (1-х), т,е. умножению х или (1-х) на 2Иэ блоков 3 и 4 памяти выбираются соответственно значения корректирующих функций ч(х) и ч (х),1(х) и поступают на входы сумма.торов в соответствии с риг. 1,на выходе сумматора 9 получаем окончательныйрезультат, Так как функции Ч,(х)+(х), Ч(х) Ч(х), а у,(х), а у,(х) бу (х) отрицательные,то для получения верного результата необходимо осуществить преобразование значения упомянутых функций в дополнительный код. На практике в блоках 3 и 4 памяти следует записывать значения в обратном коде, а по входам переноса сумматоров 6 - 9 подключается вход "1" устройства, обеспечивая таким путем получениедОполнительного кода непосредственнона сумматоре.;,-6 4 (х)мскс ц (х)мокс Ь у (х) с 20 Дополнительная двойка в...

Номер патента: 1348834

Опубликовано: 30.10.1987

Авторы: Гнедовский, Дмитров, Маслова, Подзолов, Тимонькин, Ткаченко, Харченко, Хлебников

МПК: G06F 9/50

Метки: обслуживания, приоритетного

...органом, а следовательно, необходимо произвести сдвиг информации в блоке 1 памяти. Поэтому сигнал с входа 29 через открытый элемент И 11 поступает в блок 1 памяти, где 34 4и производит сдвиг информации, Крометого, если сдвиг произошел в процессепоиска места для очередной заявки, тоочевидно, что у заявок, хранящихся вблоке 1, изменяются адреса, поэтомуизменяется адрес и в счетчике 2,,Сигнал через элемент И 16 поступаетна вычитающий вход счетчика 2. Вэтом случае исключается возможностьпропуска одного из кодов приоритетов для сравнения на элементе 5 сравнения.Чтобы исключить возможность прихода очередной заявки на вход 17 вто время, когда еще не найдено место для ранее пришедшей заявки, сигналы синхронизации поступления заявок...

Номер патента: 1348835

Опубликовано: 30.10.1987

Автор: Гаврилов

МПК: G01R 31/303

Метки: больших, интегральных, схем

...блока 7 памяти через регистр 8. Появление этого сигнала на выходе регистра 8 вызывает наращивание счетчика 4 через формирователь 10 импульсов, производится запрос блока б памяти через формирователь 11 импульсов, перепись выбранной информации иэ блока 6 памяти в счетчик 5 по сигналу с формирователя 12. Формирователи 10-12 предназначены для организации последовательности этих действий.Таким образом, осуществляется переход на любой адрес тестов, хранимых в блоке 7 памяти. Отличительной особенностью предлагаемого устройства является возможность различать переходы на любой адрес блоков 7 памяти в зависимости от номера такта работы устройства.Вход в один и тот же цикл тестов возможен из любого адреса блоков 7 памяти, а также выход из каждого...

Номер патента: 1348836

Опубликовано: 30.10.1987

Авторы: Воронцова, Моисеев, Потоцкий

МПК: G06F 11/10

Метки: модулю, три, умножения

...на второй регистр 2. На первый регистр 1 осуществляется запись контрольного кода первой группы разрядов множителя, сформированного на первом узел 9 свертки по мо- Фдулю три. Результат умножения контрольных кодов множимого и множителя поступает с узла 15 умножения по модулю три на третий сумматор 19 по модулю три, где осуществляется его сложение с содержимым пятого регистра 5 (в первом такте его значение равно нулю). Контрольный код результата умножения первого такта записывается на четвертый регистр 4.В начале второго такта на узлах 11, 13 свертки по модулю три форми 40 руются контрольные коды поразрядных сумм и переносов первого промежуточного произведения блока 7 умножения, Далее на узле 14 осуществляется инвертирование по...

Номер патента: 1348837

Опубликовано: 30.10.1987

Автор: Курочкин

МПК: G06F 11/18

Метки: адаптивное, восстанавливающее

...состоянием 3. Работа в режиме 2 из 3 ведется беэ формированиясигнала критической ошибки.После завершения цикла сдвиговсостояние счетчика определяется числом единиц, поступивших на вход -1",Как следует иэ таблицы, возбуждениелюбого из выходов дешифратора О,(и/2+1)-(и) соответствует принятиюрешения о единичном выходном сигнале,который снимается с выходя элементаИЛИ 31. Если возбужддются гыходы "0"или "1" деифрдтора, то устанавливается сигнал критической ошибки цдвыходе 14. Перевод устройства в режиме адаптации установкой в едцци; -цое состояние входа 15 настройки вызывает блокировку сигнала на выход.14 и уменьшение содержимого счетчика29 на единицу, Как только порог блока 2, хранящийся в счетчике 29 умеьшается до двух, то нд выходе...

Номер патента: 1348838

Опубликовано: 30.10.1987

Авторы: Бесов, Сафин

МПК: G06F 11/26

Метки: устройств, электронных

...эталонный код, соответствующий ответным сигналам исправногоконтролируемого объекта. По окончании переходных процессов в контролируемом объекте ЭВМ 1 по шине 11 запускаеР тактовый генератор 5, который начинает вырабатывать последовательность тактовых импульсов, посту- Опающих на вход распределителя 6 импульсов, который обеспечивает выдачуодиночных импульсов с первого и второго выхода и последовательность импульсов с третьего выхода, По импульсу с первого выхода распределителя 6 в блоке 3 сравнения происходит фиксация результата сравненияэталонного кода с кодом контролируемого объекта. Зафиксированный кодрезультата сравнения с выходов блока3 сравнения поступает на информационные входы регистра 2 сдвига и импульсом с второго выхода...

Номер патента: 1348839

Опубликовано: 30.10.1987

Авторы: Гудзенко, Кельнер, Сигалов, Юрасов

МПК: G06F 11/28

Метки: блоков, отладки, программно-аппаратных

...условиямиво время отладки при каждом обращении МП к памяти или УВВ на одном изуправляющих выходов элементов ИЛИ 78или 66 соответственно вырабатываетсясигнал уровня "1".В регистры 8-11 записываются кодыусловий, по которым отладка должнаначаться, а также условия окончанияотладки. В соответствии с этими условиями на единичном выходе триггера 2554 вырабатывается сигнал режима. Врежиме отладки этим сигналом блокируется блок 1 постоянной памяти, включается блок 7 оперативной памяти(через элемент И 87), этот же сигналблокирует работу дешифратора 24,Перейдя в режим отладки, микропроцессор начинает отработку программы, загруженной в блок 12 оперативной памяти отлаживаемых программ, либо находящейся в памяти ОМУ(в зависимости от...

Номер патента: 1348840

Опубликовано: 30.10.1987

Авторы: Батраков, Квасов, Мурин, Назаров, Трунков

МПК: G06F 11/28

Метки: отладки, программ

...пока сигнал его переполнения не будет выдан на управляющий выход 29 устройства, сигнализируя об окончании работы устройства во втором режиме,зывающую часть (модуль) программы из вызываемой, Код с группы выходов счетчика 63 адреса возврата каждой ячейки поступает на вторую группу информационных входов соответствую 5 щих схем 64 сравнения, на первыегруппы информационных входов которых поступает значение текущего адреса выполняемой программы с группы 58 информационных входов.При поступлении сигнала с третьего выхода дешифратора 10 команд на вход 36 БП блок 1 буферной памяти работает следующим образом. Этот сигнал поступает на первый вход элемента И 53 каждой ячейки, На выходе элементов И 53 ячеек БП, имеющих разрешающие потенциалы на...

Номер патента: 1348841

Опубликовано: 30.10.1987

Авторы: Богданова, Будовский, Бурковский, Гольдберг

МПК: G06F 11/28

Метки: отладке, прерывания, программ, сигналов, формирования

...некоторая младшая часть адреса, сформированного в магистрали ЭВМ.После заноса исходных данных и разметки блока 12 на входе 34 устанавливается потенциал высокого уровя "1", а на входе 35 - низкого уровня 0", что соответствует режиму отладки программ. В результате разрешается прохождение строба адреса с выхода 9 через элемент 21. Формируется потенциал низкого уровня на втором установочном входе мультиплексора 14, запрещающий прохождение в устройство данных с входа 37. Через инвертор 16 на первый установочный вход мультиплексора 14 поступает потенциал высокого уровня, разрешающий прохождение информации с выхода блока 12 на регистр 13. В режиме отладки при выполнении микроЭВМ некоторой программы строб адрес с входа 9 устройства через...

Номер патента: 1348842

Опубликовано: 30.10.1987

Авторы: Жабыко, Попеленский, Солодихин, Солодовников

МПК: G06F 13/16

Метки: внешних, ленте, магнитной, накопителем, сопряжения, устройств

...1 по входу 3640 (фиг,10)Ланные во входной регистр112 поступают иэ блока 6, сопровождаемые синхронизиручщими сигналами146. Память блока 7 состоит из двуходинаковых узлов 117 (ОЗУ 1) и 11845 (ОЗУ 2) с трехстабильным выходом. Счетчики 15 н 116 адреса формиручт текущие значения адресов памяти. В исходном состоянии триггер 57 ( фиг.2Ус -танонлен н "1" (А=1), что соотнетст -5 п вует записи н узел 117 (вход 133 блока 7). Счетчик 115 адреса считаетадрес в направлении увеличения по запускающему сигналу 147 занесения ипамять. После заполнения ОЗУ 1, когда55 адрес вновь станет равен "0", дешифратор 119 вырабатьвает сигнал АДРМАХ на выходе 140, который перебрасывает триггер 57 (А=О) и триггер 58в блоке 1 по входу 90, устанавливая42 поступают на...

Номер патента: 1348843

Опубликовано: 30.10.1987

Авторы: Морозов, Панков, Потапов, Танасейчук

МПК: G06F 13/16

Метки: группой, памяти, процессора, сопряжения, устройств

...содержимое35которого определяет выбираемый дешифратором 14 раздел 4 памяти и разрешенный вид доступа запись и/или чтение к этому разделу. В случае, еслипроизошел запрещенный для данногораздела 4 памяти вид обращения, тона регистре 12 фиксируется номер раздела памяти, к которому производилось ошибочное обращение, а такжеустанавливается триггер 16 что позФ45воляет программе обслуживания ошибки обращения к каналу определить,вызван ли этот сбой аппаратурой либоошибкой программирования,При включении питания системы мини(микро)ЭВМ или при канальной уста 50новке в процессе работы процессор 2вырабатывает сигнал "Сброс", устанавливающий триггер 15 в нулевое состояние, что соответствует режиму работыустройства "Системный", В этом...