Матричный сумматор

.Брю и др. Надежнос Сов. радио, 19 льство СССР 7/50, 1978. ГОСУДАРСТВЕННЫИ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ К АВТОРСКОМУ СВИДЕТЕЛЬСТВ(57) Изобретение относится к цифровойвычислительной технике. Цель изобретения - повышение надежности матричного сумматора. С этой целью матричныйсумматор содержит два элемента ИЛИ,группы элементов ИЛИ, группы элементов И, блоки элементов И, элемент НЕ,коммутаторы, регистр сдвига, блокконтроля, блок управления, 3 ил,55г+1+ аЗй р2 г+ 1 а Ы и 3 удовлетворяют раненстну ( + 3 - 1.под Изобретение относится к вычислительной технике и может быть использовано в управляющих ЦВМ объектов,к которым предъявляются повышенные5требоьания к достоверности переработки информации.Целью изобретения является повышение надежности путем сообщения сумматору свойства отказоустойчивости,На фиг. 1 представлена функциональная схема матричного сумматора; нафиг. 2 - пример выполнения блока управления; на фиг. 3 - граф переходовсостояний блока управления, 15Матричный сумматор (фиг. 1) содержит коммутаторы 1-25, элементы И 2639, элементы ИЛИ 40, 41, сдвиговыйрегистр 42, группы элементов ИЛИ 43 -64, группы элементов И 65-68, элементы ИЛИ-НЕ 69, 70, элемент НЕ 71, блоки элементон И 72-75, блок 76 контроля, информационные входы 77, 78,сумматора, управляющие входы 79-81сумматора, информационные выходы 82, 2583, выход 84 ошибки, вход 85 пускаблока управления, группа выходов 86блока управления, блок 87 управления,вход 88 останона сумматора, тактовыйвход 89 сумматора.30Блок управления (фиг. 2) содержиттриггер 90-93, элементы И 94-96, элементы НЕ 97, 98, элемент ИГИ 99, элемент 3-2 И-ИЛИ 100.На фиг, 3 изображены состояния Л35блока управления, где 1 = 1, д, доснования системы счисления, на дугах указаны условия переходов.Группы элементов ИЛИ 43, 44, 46,47, .53, 54, 57, 58 имеют по две группы по 8 входон х , х (д = 1,18), где р - основание системы счислений, 8 выходов у и описываются пе 1реключательными функциямиУ=х Ч х, 45Группы элем,".нтон ИЛИ 49, 59, 61имеют по 8 групп по 3 входон х (1.11, , 3, 3 = 1 8), Е выходов У, ( ц = 1, , н) и описынаются переключательными функциями50у - (Ч Ч х )х Ч хг 3где х и х определены для нечетныхБГруппа элементов ИЛИ 52 имеет в+1 группу входов, из которых 8 групп имеют по 1 входов х (д = 1, 3 . = 1, , р), а одна группавходов х ,(. = 1, , 8), 8 выходов у ( г = 1, , 8) и описывается переключательными функциями Ч(сА + р - 1)Группы элементов имеют по 8 групп по У, у 2 и описываютс+г с. д+ 1,Группа элементов ГЛИ 55 имеет двегруппы входов х ,(1. = 1з 28; 3 = 1-3) и г ныходов уГруппа элементов ИЛИ 45 имеет двегруппы по я нходов х , х, (д = 1,д), 8+1 выход у (3 = 1,8+1) и описывается переключательнымифункциями:у, =х Чх (3 =2,8)хУ.1 ф еГруппа элементов ИЛИ 48 имеет двегруппы входовх , х (д = 1,- 1 , 8+1), 8+1 выход у( 4 = 1, , ц+1) и описынается переключательными функциямиУ,1 = хЧ, х,Группа элемейтов ИЛИ 63 имеетчетыре группы по я входов х 1 (д = 1,К 3 = 1 ., 4), ц выходов иописывается переключательными функциямиу: Ч х;,Группа элементов ИЛИ 64 имеетпять групп по два входа х(д = 1,2, Л = 1, , 5), два выхода у, иописывается переключательными функциями 5у = .Ч хГруппы элементов И 65-68 имеютпо две группы по е входов х,х (1 = 1, , 8)8 выходов уЯи описываются переключательными функциямиу = х Л хеБлоки элементов И 72-75 имеютвходов х ( = 1, , 8) цгруппупо 3 выходов У ( Р = 13 31, , -1) и описываются переключательными функциямиУЦ = Х 1 еХН+1Блок элементов И 73 имеет я+1 входх (д = 1, , 8+1) 8 групп повыходов у ( 1= 1, 3 38) и описывается переключательными функциямиу, = х Л х +Блок 76 контроля имеет две группывходов х; х, (1 = 1,- 1, 2), управляющий вход а, выходу и описывается переключательнойфункциейМатричный сумматор функционирует н пяти режимах, каждый иэ которых оп30 Коды этих чисел г и Р через коммутаторы 12, 14 и группы элементовИЛИ 63, 64 поступают на выходы 82,83 матричного сумматора, где они контролируются блоком 76 контроля.При получении неискаженных кодовсуммы г и Р блок 76 контроля не формирует сигнал на своем выходе и сИгнал ошибки на выход 84 не поступает,В противном случае сигнал ошибкисдвигает "единицу" из первого разрядасдвигового регистра 42 в его второйразряд, что соответствует переключению сумматора но второй режим. В этомрежиме открытыми окажутся коммутаторы2, 8, 17 и 19. Коды операндон х и учерез входные клапаны 2 и 8 поступаютна первые группы входов групп элементов ИЛИ 45, 46. При этом коды суммыи переноса Р будут получены соответственно на выходах групп элементовИЛИ 52, 51 и через открытые коммутаторы 17, 19 и группы элементон ИЛИ63, 64 поступят на выходы 83, 82 матричного сумматора,При обнаружении блоком 76 контроля в полученных но втором режиме ко 35 40 45 50 55 5 10 15 20 25 ределяетоя числом отказов, содержащихся в сумматоре.Выбор того или иного режима производится блоком 76 контроля, которыйпри обнаружении логической ошибкив кодах суммы г и переноса Р сдвигается на один разряд "единицу" в сдвиговом регистре 42. При этом наличиеединицы в 1.-м разряде (1. = 1, ,5)сдвигового регистра 42 соответствует1.-му режиму функционирования матричного сумматора. В начальный моментвремени "единица" устанавливается впервый разряд сдвигового регистра 42с входа начальной установки,В первом режиме при поступлениина входы 77, 78 матричного сумматоракодов операндов х и у совместно ссигналами сопровождения на входах 79,80 и признаком операции на нходе 81коды операндов через коммутаторы 1и 10 поступают на первые группы входов групп элементов ИЛИ 43, 44, Приэтом на выходах группы элементов ИЛИ49 будет сформирован код числаг = (х+у)тос 18а на выходах группы элементов ИЛИ 50код числаР0 при х + у с1 при х + У ) 8дах г и Р ошибки "единица" в сдвиговом регистре 42 сдвигается из второго в третий разряд. В третьем режимедля кодов входных операндов х и у бу 5дут открыты коммутаторы 5 и 6, выходыкоторых подключены к первым группамвходов групп элементов ИЛИ 53 и 54соответственно, В результате данногоизменения режима работы матричногосумматора коды суммы г и переноса Рбудут получены на выходах групп элементов ИЛИ 59, 60 и через открытыекоммутаторы 20, 21 и группы элементов ИЛИ 63, 64 поступят на выходы 82, 1583 матричного сумматора.Обнаружение блоком 76 контроляошибки в кодах г и Р в третьем режимеприводит к сдвигуединицы" иэ третьего в четвертый разряд сдвигового регистра 42, что соответствует переключению матричного сумматора из третьего в четвертый режим. В этом режимеоткрытыми оказываются коммутаторы 4,7, 24 и 25. При этом коды операндовх и у через входные коммутаторы 4 и7 поступают на первые группы входовгрупп элементов ИЛИ 55, 56, а кодысуммы г и Р - на выходы 82, 83 матричного сумматора с выходов группэлементо, ИЛИ 62, 61 через коммутаторы 25, 24 и группы элементов ИЛИ 63,6,В том случае, если блок 76 контроля обнаружит ошибку в кодах чиселг и Р, сигнал с его ныхада переведет35матричный сумматор из четвертого режима в пятый. Этот режим характеризуется совместной работой всех группэлементов ИЛИ 43-46, групп элементовИ 65-68 и блоком элементов И 72-75.40В пятом режиме ко(; операнда х через коммутатор 9 поступает на вторыегрупы входов группы элементов И;1 И44, а код операнда у через коммутатор 2 - на вторые группы входов груп 45пы элементов ИЛИ 45, Кроме того, через коммутатор 11 на вторые группывходов групп элементов ИЛИ 43, 46 поступает код управляющего операндаФормирование этих кодов производится5 Г)с помощью блока 87, построенного наонове регистра с перемещаемой единицей,Функции возбуждения блока 87, какэто показано на фп(г. 3, построены наодном логическом элементе 3-2 И-ИЛИ,одном логи;егкм элементе И 1 И навходов, р элмснтах 2 И и двух инве -торных.) О ри х и П ( е11 при х и О. ),1а на выходах элем( нтов ИЛИ 51, 52коды разностей г с сигналами Р1 1 О ) шоЙд,0 при у - ц ),0 1 при у - 1),О. г ЕКоды чисел г и г через комму 1 1таторы 13 и 18 постуают на вторые группы входов групп элементов ИЛИ 53, 54. При этом на выходы 82 матричного сумматора через коммутатор 20 и группу элементов ИЛИ 63 поступают коды сумм г г = (г и г ) шо 28 = х и и 1.1, ) тпос 1 д + (у - 1) ) шолец) шос 1 д(х + у) шос 1 е = г.1 кроме т го, на вторую группу яходон ( руппы элементов ИЛИ 56 поступа 1( т .(,ид дреноса Р 1Внешними сигналами блока 87 являются сигнал пуска, поступающий с выхода матричного сумматора, а также сигнал останова и тактовый сигнал, поступающие соответственно на входы 88и 89.Таким образом, на выходах блока 87последовательно формируются коды управляющих операндов О т. - О, 1, 2,е 1, О, 1, 2, , 8-1,Коды этих операндов через группуэлементов ИЛИ 43 поступают на первыевходы группы элементов ИЛИ 47 и группы элементов И 65 в прямом виде, т,е,на выходах группы элементов ИЛИ 43формируются коды чисел 1)1и через группу элементов ИЛИ 46на первые входы группы элементов ИЛИ48 и группы элементов И 66 в инверсном виде. В. результате, на выходахгруппы элементов ИЛИ 46 формируются(коды чисел 1),О1Такое представление управляющегооперанда позволяет получить на выходах групп элементов ИЛИ 49, 50 коды1сумм г с сигналами переноса Р1г = (х и 1), ) Гпод 8;11348824 коммутаторы 15 и 16 поступают на соответствующие входы элементов И 36- 38 и элемента ИЛИ-НЕ 69. В том случае, если оба эти сигнала равны "0" или "1", на выходе элемента ИЛИ-НЕ 70 будет нулевой сигнал, а на выходе элемента И 39 - единичный. При этом на выходе группы элементов ИЛИ 55 будет получен код числа О.В том случае, если единичный сигнал присутствует только на выходе коммутатора 15, открытым окажется элемент И 37, При этом на выходе группы элементов ИЛИ 55 получен код 1. При наличии единичного сигнала лишь на выходе коммутатора 16 сигнал с его выхода через элемент И 38 формирует на выходе группы элементов ИЛИ 55 код числа 8-1.20Таким образом, данное представление цифр Р. и Р на выходах группы1элементов ИЛИ 55 позволяет получить на выходах группы элементов ИЛИ 61 код переноса Р 25Р=Р+Р - Р=Р1 1 1который через коммутатор 23 и группу элементов ИЛИ 64 поступает на выходы 83 матричного сумматора.Получение на выходах 82 и 83 кодов чисел г и Р производится до тех пор,1 1пока блок 76 контроля не снимет сигнал ошибки с выхода 84.Таким образом, введенные функциональные элементы и их связи позволя 35 ют получать неискаженный код суммы на выходах матричного сумматора при наличии в нем не менее четырех отказов, Это обеспечивается за счет изменения управляющегооперанда 1 или ины 4 ми словами, за счет изменения представления операндов х и у, что приводит к задействованию после каждого такого изменения других элементов и шин сумматора, а следовательно, и к45 парированию их отказов.Как показывают результаты анализа предлагаемого технического решения, среднее число отказов в данном сумматоре, после которого последний счи 50 тается не работоспособным для- 2, д = 4, я = 6 и е = 8, соответственно равно 5, 12, 19 и 26. Формула изобретения55 пу элементов ИП 1, первую группу элементов И и первый блок элементов И,причем первый управляющий вход сумматора соединен с первыми входамипервого и второго элементов ИЛИ, вторые входы которых соединены соответственно с вторым и третьим управляющими входами сумматора, информационные входы первого и второго коммутаторов соединены соответственно с первым и вторым входами сумматора, выходы элементов ИЛИ первой группы соединены соответственно с входами первого блока элементов И, о т л и ч аю щ и й с я тем, что, с целью повышения надежности, в него введены коммутаторы с пятого по двадцать пятый,четырнадцать элементов И, сдвиговыйрегистр, группы элементов ИЛИ с второй по двадцать вторую, группы элементов И с второй по четвертую, дваэлемента ИЛИ-НЕ, элемент НЕ, блок управления, блоки элементов И с второго по пятый и блок контроля, причемпервые информационные входы сумматора подключены к информационным входамтретьего, четвертого, пятого и шестого коммутаторов, второй информационный вход сумматора подключен к информационным входам седьмого, восьмого,девятого и десятого коммутаторов, управляющие входы коммутаторов с первого по десятый соединены с выходамисоответственно с первого по десятыйэлементов И, первые входы элементовИ с первого по пятый и с шестогопо десятый подключены к выходам соответственно первого и второго элементов ИЛИ, вторые входы д-х элементов И(1 = 1, 3, 5, 7, 9) соединены соответственно с (+1)/2-ми выходами сдвигового регистра, а вторые входы 3-хэлементов И (3 = 2, 4, 6, 8, 10) соединены соответственно с /2-ми выходами сдвигового регистра, первый выход сдвигового регистра подключен куправляющим входам одиннадцатого, двенадцатого коммутаторов, второй выходсдвигового регистра подключен к управляющим входам тринадцатого и четырнадцатого коммутаторов, третий выходсдвигового регистра подключен к управляющим входам пятнадцатого и шестнадцатого коммутаторов, четвертый выход сдвигового регистра подключен кМатричный сумматор, содержащий дваэлемента ИЛИ, первый, второй, третийи четвертый коммутаторы, первую групуправляющим входам семнадцатого ивосемнадцатого коммутаторов, пятыйвыход сдвигового регистра подключенк управляющим входам девятнадцатого, двадцатого, двадцать первого, двадцать второго, двадцать третьего,двадцать четвертого двадцать пятого комУ5 мутаторов, кпервому входу одиннадцатого элемента И и входу пуска блокауправления, выходы первого, второго, третьего, седьмого, четвертого, восьмого, пятого, девятого коммутаторов соединены с первыми входами элементов ИЛИ соответственно с первой по восьмую группу, выходы шестого и десятого коммутаторов соединены с вторыми входами элео ИЛИ соответ ственно третьей и четвертой групп, выходы девятнадцатого коммутатора соединены с вторыми входами элементов ИЛИ первой и четвертой групп, выходы одиннадцатого коммутатора подключены к первым входам элементов ИЛИ девятой группы, выходы двадцатого коммутатора соединены с вторыми входами элементов ИЛИ пятой группы, выходы двадцатого коммутатора подключены к первым входам элементов ИЛИ десятой группы, выход двадцать первого коммутатора соединен с первыми входами двенадцатого, тринадцатого элементов И, первого элемента ИЛИ-НЕ, выход двадцать второго коммутатора подключен к первому входу четырнадцатого элемента И и вторым входам тринадцатого элемента И и первого элемента ИЛИ-НЕ, выходы тринадцатого ком 35 мутатора соединены с вторыми входами элементов ИЛИ десятой группы, выходы двадцатЮ третьего коммутатора подключены к вторым входам элементов ИЛИ шестой группы, выходы четырнадцатого коммутатора соединены с вторыми входами элементов ИЛИ девятой группы, выходы пятнадцатого коммутатора подключены к третьим входам элементов ИЛИ девятой группы, выходы шестнад 45 цатого коммутатора соединены с третьими входами элементов ИЛИ десятой группы, выходы двадцать четвертого коммутатора подключены к вторым входам элементов ИЛИ восьмой группы, вы 50 ходы двадцать пятого коммутатора соединены с четвертыми входами элементов ИЛИ десятой группы, выходы семнадцатого коммутатора подключены кчетвертым входам элементов ИЛИ девятой55 группы, выходы восемнадцатого коммутатора соединены с пятыми входами элементов ИЛИ десятой группы, выходь тринадцатого элемента И и первого элемента ИЛИ-НЕ через второй элементИЛИ-НЕ подключены к вторым входамдвенадцатого и четырнадцатого элементов И и входу элемента НЕ, выход которого через одиннадцатый элемент Иподключен к первому входу второй группы входов элементов ИЛИ седьмой груг, -пы, второй и третий входы второй группы входов которой соединены с выходами двенадцатого и четырнадцатого элементов И соответственно, выходы элементов ИЛИ первой группы подключенык первым входам элементов И первойгруппы и элементов ИЛИ одиннадцатойгруппы, вторые входы которых соединены с выходами элементов ИЛИ второйгруппы, выходы элементов ИЛИ третьейгруппы подключены к первым входамэлементов И второй группы и элементовИЛИ двенадцатой группы, вторые входыкоторых соединены с выходами элементов ИЛИ четвертой группы, выходы элементов ИЛИ пятой группы подключены кпервым входам элементов ИЛИ тринадцатой группы и элементов И третьей группы, вторые группы входов которых соединены с выходами элементов ИЛИ шестой группы, выходы элементов ИЛИседьмой группы подключены к первымвходам элементов И четвертой группыи элементов ИЛИ четырнадцатой группы, вторые входы которых соединеныс выходами элементов ИЛИ восьмой группы, выходы элементов И с первой почетвертую групп соединены с первымивходами элементов ИЛИ соответственнопятнадцатой, шестнадцатой, семнадцатой и восемнадцатой групп и соответственно девятнадцатой, двадцатой,двадцать первой, четырнадцатой групп,вторые входы которых соединены с выходами блоков элементов И соответственно с первого по четвертый, входывторого, третьего, четвертого блоковэлементов И соединены с выходами элементов ИЛИ соответственно двенадцатой, тринадцатой, двадцать второйгрупп, выходы элементов ИЛИ пятнадцатой, девятнадцатой, шестнадцатой,двадцат й групп соединены с информационнымн входами соответственно одиннедцв.зго двятнадцатого, десятогои,з внтого коммутаторов, с ннформаць. иными входами соответственно днаднзтого, одиннадцатого, девятнадцатого,д; сятого коммутаторов, выходы элементов ИЛИ семнадцатой грюпы подключены к информационн ьм сходам пятнадцатого коммутатора, выходы элементовИЛИ двадцать первой группы соединеныс входами шестнадцатого и двадцатьчетвертого коммутаторов, выходы элементов ИЛИ восемнадцатой группы подключены к входам двадцать пятого исемнадцатого коммутаторов, выходыэлементов ИЛИ четырнадцатой группыэлементов ИЛИ соединены с входамивосемнадцатого коммутатора, входыдевятнадцатого коммутатора являютсягруппой управляющих входов сумматора, выходы элементов ИЛИ девятой и десятой групп соединены с информационными входами устройства и подключены к первому и второму информационным 5входам блока контроля управляющий1вход которого соединен с первым управляющим входом устройства, а выход подключен к управляющему входу сдвигового регистра и выходу ошибки сумматора, тактирующий вход сумматора соединен с тактирующим входом блока управления, вход останова которого соединен с входом останова сумматора,