Устройство для вычисления синуса и косинуса угла табличным методом

(51) 4 С 06 Р 7/548 ОПИСАНИЕ ИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ГОСУДАРСТ 8 ЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ СИНУСА И КОСИНУСА У 1 ЛА ТАБЛИЧНЫМ МЕТОДОМ(57) Изобретение относится к вычислительной технике и может быть использовано автономно в быстродействующих вычислителях или в качестве функциональных расширителей в составе больших ЭВМ. Целью изобретения являетсяповышение точности вычислений засчет устранения методической ошибкипутем использования дополнительногокода адреса и исключение выбросафункции при нулевых значениях аргумента. Устройство содержит регистр1 синуса, регистр 2 косинуса, блок 3памяти, сумматср 4, коммутатор 5,группу элементов НЕ 6, вход 7 задания типа функции, регистр 8 аргумента, дешифратор 9 знаков, дешифратор10 режима, вход 11 аргумента, элементИЛИ 12, элемент И 13, 1 ил.Изобретение относится к вычислительцой технике и может быть использовано антоцомно в быстродействующих вычислителях или в качестве функцио - цальцых расширителей в составе больших .ЭВМ.Целью изобретения является повышение точности вычислений за счет устранения методической ошибки путем использования дополнительного кода адреса и исключение выброса функции при нулевых значениях аргумента.На чертеже представлена функциональная схема устройства.Устройство содержит регистр 1 синуса, регистр 2 косинуса, блок 3 памяти, сумматор 4, коммутатор 5,группу элементов НЕ 6, вход 7 задания типа функции, регистр 8 аргумента,дешифратор 9 знаков, дешифратор 10 режима, вход 11 аргумента, элемент ИЛИ 12, элемент И 13.Устройство работает следу-ющим образом.В блок 3 памяти записана таблица кодовых значений синуса,соответствующих функции первого квадранта,Интервал представления периода Т фун- кции соответствует максимальномузначению . п-разрядного кода аргус ,мента (Т = 2 ), Аргумент поступаетв преобразователь, с и разрядоврегистра 8 аргумецта,в который аргумент записывается цо входу 11. С появлением ца входе 7 сигнала о выборке одной функции из пары (здп х илисоя х) для аргумента, находящегосяв регистре 8 аргумента, дешифратор1 О режима разрешает прохождениеаргумента ч рез коммутатор 5 либо впрямом, ццбо в:,бр.тном коде,Для значений аргумента в разрядах и и и00 (1 квадрант) адрес функции зтп х образуется через прямой код (ПК), а адрес функции соя х через обратный коц (ОК) . Для значения аргумента в разрядах и и исоответственно 01 (11 квадрант) адреса функции зп х образуется через ОК, адрес функции соз х - через ПК. Для значений аргумента в разрядах и и исоответственно 10 (111 квадрант) адрес функции здп х обра,уется через 1 К, и адрес функции соь х - через ОК, Для значений аргумента н разрядах и и исоответс- Беццо 11 ( 1 Ъ квадрант) зпрес фуцкции здп х образуется через ОК, а адрес функции сов х - через ПК.В сумматоре 4 образуется адрес ячейки блока 3 постоянной памяти.Если передача аргумента дешифратором 1 О режима разрешается в ПК, на вход второго слагаемого сумматора 4 поступает величина аргумента без изменений. Если передача аргумента дешифратором 10 режима разрешается в ОК, на вход второго слагаемого сумматора 4 поступает ОК младших разрядов аргумента.Когда в имладших разрядах аргумент в ПК содержит только нули, с группы элементов НЕ 7 на вход вто рого слагаемого поступают только единицы,сигнал на входе первого слагаемого равен нулю, Адрес в этом случае образуется иэ всех единиц и соответствует крайней точке таблицы. В противном случае к величине ОК добавляется единица в младший разряд. 10 15 20 Формула изобретения Устройство для вычисления синусаи косинуса угла табличным методом,содержащее регистр аргумента, регистр 30синуса, регистр косинуса, блок памяти,сумматор, коммутатор, группу элементов НЕ, дешифратор знаков и дешифратор режима, причем выходы (и)-хмладших разрядов регистра аргумента 35, (и-разрядность аргумента) соединеныс первым информационным входом коммутатора, второй информационный входкоторого соединен с выходами элементов НЕ группы, входы которых соединены с выходами (и)-х младших разрядов регистра аргумента, выходы и-гои (п)-го разрядов которого соединены соответственно с первым и вторым входами дешифратора знаков, выход которого и выход и-го разрядарегистра аргумента соединены с входами старших знаковых разрядов соответственно регистров косинуса и синуса,информационные входы младших разрядОвкоторых соединены с выходом блокапамяти, адресные входы которого сое-ццены с выходом сумматора, управляюш й вход коммутатора соединен с первым выходом дешифратора режима, пер-.вь й и второй входы которого соединены соответственно с выходом (п)-о разряда регистра аргумента ивходом задания типа функций устройСоставитель С.КуликовТехред А.Кравчук Редактор Н,Слободяник Корректор М.Демчик Заказ 5191/48 Тираж 670 ПодписноеВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, Ж, Раушская наб д. 4/5 Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 з 134883 ства, о т л и ч а ю щ е е с я тем, что, с целью повышения точности вычисления, устройство дополнительно содержит элемент И и элемент ИЛИ приЭ5 чем выходы (и)-х младших разрядов регистра аргумента соединены с вхоцами элемента.ИЛИ, выход которого соединен с первым входом элементаИ, второй вход которого соединен свторым выходом дешифратора режима,выход элемента И соединен с входом первого слагаемого сумматора,вход второго слагаемого которогосоединен с выходом коммутатора.