Устройство для суммирования чисел с плавающей запятой

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИРЕСПУБЛИК 06 Р 7/50 ЕНИЯ у. 2 ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИИ ОПИСАНИЕ ИЗОБР К А ВТОРСКОМУ СВИДЕТЕЛЬСТВ(71) Одесский политехнический институт(54) УСТРОЙСТВО ДЛЯ СУММИРОВАНИЯ ЧИСЕЛ С ПЛАВАЮЩЕЙ ЗАПЯТОЙ 801348825(57) Изобретение относится к вычислительной технике и предназначено длясуммирования чисел с плавающей запятой, Целью изобретения является повышение быстродействия, Цель достигается за счет введения в состав устройства блока подготовки частичных сумми блока коммутаторов. Это позволяетсовместить во времени процессы сравнения экспонент и подготовки частичных сумм, представляющих собой суммыпервого числа со сдвинутым на различное число разрядов вторым числом ивторого числа со сдвинутым первым.Блок коммутаторов выбирает в зависимости от знака и модуля разности значений соотвутствующую частичную сум 1348825,мм мантисс. 10 50 55 Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств вычислительных машин с плавающей запятой.11 елью изобретения является поныше - ние быстродействия устройства,ппя суммирования чисел с ппдлдющей пятой,На фиг,1 предстднлеца структурная схема устройства; ца Фиг.2 - структурная схема блока подготовки части ных сумм.Устройство содержпг регистры 12 первого и второго слагаемых, б .Ок3 сравнения экспоцецт, блок 4 сплеьэциц и перепачи, блок 5 подготовки чдстичцых сумм и блок 6 коммутато 1 оввходы 7 и Я первого и второго слагаемых, выход 9 суммы.Регистры 1 и 2 имеют выходы 1 О ц11 экспоцецгы и мантиссы, блок 6 имеет упранляю 1 ц 1 й вход 12 и информационные входы 13, б ок -, имеет нхс:лэкспоненты ц вход 15 мдцтис:.ь,.т5 подготовки частичных сумм со; ржц;2 п+2 суммдторсн 16.Устройство рдботдет слецукшп. Образом,С выхода рс гпс тра 1 первого слаг аемого нипд А 2 экслоцец гд х поступает в блок 3, мантисса А пост,пде гв блок 5.нчходд рс 1 истра 2 нсц.пго слагаемого нида В с. э;:поцептаУпоступает л блок 3,Блок 5 работает слс дующ ьм образом.На вгод. блок 1 поступают п-рппрядцые мантиссд Л пис.па А 2 и мантиссахВ числа В 2На сумматорах 16 с первого по(и+1)-й происходит подготовка и+12 п-разрядных сумм Б,ББ ,приусловии, что мантисса В остается неподвижной, а мантисса А последовательно сдвигается ца О, 1, 2 , иразрядов. На сумматорах 16 с (и+2)-йпо (2 п+2)-й происходит подгстовкаи+1 2 п-разрядцых сумм Б, , Яп,.Бд при условии, что мантисса Аостается неподвижной, а мантисса Впоследовате.пьно сдвигается на О, 1,2 , и разрядов.На выход блока 5 одновременно поступают 2 п-разрядные суммы Б,Я2 п дТаким образом, блок 5 формируетсуммы мантисс Л и В в ко,пичестве 2 п++2, где п-разрядность мантисс Ь и В. Знак выравнивающей разности, модуль выравнивающей разности, сформированные суммы мантисс поступают в блок 6 на входы 12 и 13. Здесь происходит выбор нужной частичной суммы следующим образом: при ху выбирается результат из подготовленных сумм, гд мантисса В сдвигается относительна ьпднтиссы А, при х с у выбирается неэультат из подготовленных частичных сумм, где мантисса А сдвигается относительно мантиссы В. Конкретньги ре;ультат выбора зависит от величины модуля выравнивающей разности, показывающей насколько разрядов одна мантисса сдвинута относительно другой. Выбранная сумма мантисс и большая экспонента поступают в блок 4, где происходит корректировка суммы мантисс и экспонент но избежании переполнения. Результат суммирования передается на выход 9 и может быть заг. ружен в один из регистров 1 ьпи 2 пя осуществления конвейернОй обратки, если однц результат использу- ется в качестве оператора следующей операции.Таким образом, повышение быстродействия достигается за счет совмещения во времени операции сравнения экспонент и подготовки частичных ормула изобретения Устройство для суммирования чисел с плавающей запятой, содержащее регистрь первого и второго слагаемых, блок сравнения экспонент, блок селекции и передачи, причем выходы разрядов экспоненты первого и второго регистров соединены с разрядами соответствующих входов блока сравнения экспонент, выходы разрядов блока селекции и передачи соединены с выходом устройства и с разрядами первых входов регистров первого и второго слагаемых, вторые входы которых соединены с входами слагаемых устройств, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия, устройство содержит дополнительно блок подготовки частичных сумм и блок коммутаторов, где блок подготовкичастичных сумм содержит 2 п+2 2 п-разрядных сумматоров, где и-разрядность слагаемых, причем первые входы разрядов сумматоров с первого.по (и+1)-й13488соединены с соответствующими разрядами выхода мантиссы регистра второго слагаемого, первые входы разрядов сумматоров с (и+2)-го по (2 п+2)-й5 соединены с соответствующими разрядами выхода мантиссы регистра первого слагаемого, выходы разрядов мантиссы регистра первого слагаемого соединены с вторыми входами разрядов с д-го по (пФ 1-1)-й, где д 1,и+1, каждого д-го сумматора, а выходы разрядов мантиссы регистра второго слагаемого соединены с вторыми входами разрядов 254с -го по (и+-1)-й, где д 1-п, 1=п+22 п+2, каждого 1-го сумматора, выход блока сравнения экспонент соединен с управляющим входом блока коммутаторов, информационные входы которого подключены к выходам соответствующих сумматоров, выходы разрядов блока коммутаторов соединены с входами разрядов мантиссы блока селекции и передачи, входы разрядов экспоненты которого соединены с выходом блока сравнения экспонент.1348825 А В М.Демчик Коррек актор Н.Слободян 70 аказ 5191/4 писно 8 ТиражВНИИПИ Государственногопо делам изобретений и113035, Москва, Ж, Раушс литет ткрытиия наб. д. 4/5 оизводственно-полиграфическое Составитель А.СтепановТехред А,Кравчук