Устройство для выделения многоразрядного кода

19 2Так как одноименные выходы блоков2, -2 р объединены по "монтажному И",то на соответствующих шинах сформировано минимальное я из значений уу 2 , ур. Значение х в модифицированном коде с помощью элементовИСКЛЮЧАЮЩЕЕ ИЛИ 3, - 3 . преобразуетсяв унитарный код, который сформируетна выходе шифратора 4 среднее значение (медиану) из анализируемых дво -ИЧНЫХ КОДОВ Х, Х ,, Х 1Работу устройства проиллюстрируемна примере вьщеления среднего кода(медианы) из трех двухраэрядных кодов:а = 11 а =10 а = 00.3Для заданных двоичных кодов на выходах дешифраторов 1,-1 находятся соотВЕтСтВУЮЩ 1.Е МОДИфИЦИРОВаННЫЕ КОДЫ:111; 011; 000,На первую и вторую группы входовблоков 2 22, 2 поступают коды 111и 011, 111 и 000, 011 и 000, которыесформируют на выходах элементов ИЛИ6 -8 блоков максимальные коцы: 111,1, 011, из которых будет вьщеленкод 011, который с помощью элементовИСКЛЮЧАЮЩЕЕ ИЛИ 3 -3 преобразуется3в унитарный код 010, а тот с помощьюшифратора 4 - в двоичный 10, являющийся средним из анализируемых кодов. у макс.х, х, , х х,1)1 2ЗО у = макс. х хв, , х, хь 1 " 40 50 при г с при г: при г ) е,1 13488Изобретение относится к автоматике и вычислительной технике.Целью изобретения является повышение быстродействия устройства.На чертеже представлена схема5устройства,Устройство содержит п дешифраторов 1,-1 , где и - количество анализируемых кодов (и - нечетное),Л+1= С 2 блоков выделения максимального кода 2,-2 р, б= 2, элементов ИСКЛЮЧАЮЩЕЕ ИЛЙ 31-3 б, шифратор 4, входы 5,-5 анализируемых кодов,15 выходы 6 вьщеленного кода и вход 7 логического нуля. Каждый блок 2 выделения максимального кода содержит Б элементов ИЛИ 8 - 86"Устройство работает следующим образом.Вьщеление среднего г из и колон х , х 2 х осуществляется на осонове йроцедуры; г = мин.( у , у у );1 2 у макс, х, х х х ,1 Поступающие на входы 5, -5 ш-разрядные двоичные коды преобразуются дешифраторами 1, -1 в Я -разрядные модифицированные коды, у которых дВоичному коду х соответствуют единицы в первых х разрядах и нули в остальных 2 - 1-х разрядах. Коду х = 0 соответствуют нули во всех 2 - 1 разрядах.В блоках 2 -2 выделения максиРмального кода определяются соответствующие значения у у , , укоторые формируются на выходах элементов ИЛИ 8, -80., а именно модифицированный код, соответствующий большему двоичному коду, всегда "поглощает" модифицированный код, соответствующий меньшему двоичному коду. Формула изобретения 1. Устройство для вьщеления многоразрядного кода, содержащее п-дешифраторов, где п-количество анализированных кодов, р блоков выделения максим 112мального кода ( Р = С ) и шифратор,причем д-й вход 3-го дешифратора где 1 = 1, 2, , т, ш - количество разрядов кода, 3=1, 2, , и, является входом 1-го разряда 3-го кода устройства, к - й вход 1-й группы первого блока выделения максимального кода, где к = 1, 2, , 2 - 1, 1+1- 1, 2, , 2 2 , подключен к к-му выходу 1-го дешифратора, к-й вход 1-й группы р-го блока выделения максимального кода, где р = 2, 3, р подключен к к-му выходу-го7дешифратора, гдеСоставитель В. ГорохоРедактор Н. Слободяник Техред А.Кравчук ектор Н. Корол 1/48 Тираж 670 ВНИИПИ Государственного комитета ССС по делам изобретений и открытий 035, Москва, Ж, Раушская наб., д, Зака одписное роизводственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4-й выход шифратора является выходом -го разряда выделенного кода устрой 15 ства, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия, в него введены 2 -1 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, причем выходы первых разрядов всех блоков выделения максимального кода объединены с пер 20 вым входом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выходы ч-х разрядов всех блоков выделения максимального кода,1 тгде ч = 2, 3, , 2 -1, соединены с первым входом ч-го и вторым входоМ (ч)-го элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход 2 -1)-го элемента ИСКГПОЧАЮЩЕЕ ИЛИ соединен с входом логического нуля устройства, выход к-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с к-м входом шифратора.2. Устройство по и, 1, о т л и ч аю щ е е с я тем, что блок выделения максимального кода содержит 2 -1 эле" ментов ИЛИ, причем к-й вход 1-й группы блока выделения максимального кода соединен с 1-м входом к-го элемента ИЛИ, выход которого является 1-м выходом блока.