Устройство для вычисления значений полинома

СОЮЗ СОВЕТР 1 ИХСОЦИА ЛИСТИЧЕСНРЕСПУБЛИН 19) 111) НИЯ О зобретен Бель ожно ых возм обобщункциональн вь)числения этой целью ее рег регист О, 21,блок ти и счетчиннь40хнический инст ст уст Э",мчсл)попс льс.тсяе бь)тции фу ола; 5и сли нта и ар гул тепе енте кцииоб 1,або ствах ЮЮ ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ АНИЕ ИЗОБР СКОМУ СВИДЕТЕЛЬСТВУ(5) УСТРОЙСТВО 1 сИ ЗЬНИЙ ПОЛИНОМА(57) Изобретение отнотельной технике и можзовано для аппроксиматодом Горнера в устрол 51) 4 0 06 Р 7/544 ки информациирасширение фстей за счетполиномов, Гво, содержащгер 1 с 18эссменты И 2сумматор 23,ки ., 6 памясхем 12, 13памяти, счет14 едипиць) сми, с,риис.тобоб генноогк с" " .1 ц ети заэатс ль ск- ли=Сх +ляется сл спь сге ени при гуме нта ффицие н ого примеполинома) Наприме 1;, для стов х х дляьные показатели с ая трех аргу- аксие горьгх м елани за о 2, 1, 12 члено - 1, 12) м аны стройствачисло аргума, в блоки л ьность степеней 1, бобв с ными соответствен ный полином имеет ффициетами а,(1сз Х 1 стнс пфс 1 ру исляемыи в устр а )х 4 О с 5 а 1 з)х, +с 1 З Изобретение носится к вычислительной технике и может быть использовано цля аппроксимации функций ме;.,дом Г,снера в устройствах обработки инфрмации,Цель изобретения - расширение функциональных взможностей за счет вычисления обобщенных полиномов,На фиг.1 показана функциональнаясхема устройства; на фиг,2 и 3структура регистра-мультиплексора ипервого триггера соответственно.Устройство содержит регистры 1-3,блоки 4-7 памяти, счетчики 8-11,схемы 12, 13 сравнения, вычитатель14 единицы, триггерь 1 15-18,регистрмультиплексор 19, элементы И 20, 21,коммутатор 22, сумматор 23, блок 24умножения, информационный выход 25устройства и выход 26 сигнала окончания вычислений. Регистр-мультиплексор (фиг.2) и первый триггер (фиг.3)содержат регистры 27, 28, коммутатор29, элемент ИЛИ 30 и триггер 31.Устройство вычисляет значениеобобщенного полинома 2 1 1х х х+ а . х, 12т Ъ 1 а 1 1 а а х х, х, + а, х х х. 5 52 3Г В процессе вычисления выделяется ряц этапов количество которых равно числу аргументов.На первом этапе в приведенном 1 О примере вычисляется второе поколение коэффициентов полинома: Ь (31 с Лсмсссммссспри этом Ь = (а и полином приобре тае т вид На втором этапе вычисляется третье поколение коэффициентов полином При этом С = Ь х + Ь2 4Ь х 2 + Ь, и полином РНа третьем этапе вычисдущее поколение (для даннра окончательное значениекоэффициентов полинома.Перед началом работы ув регистр 1 записываетсяментов обобщенного полино4, 5 памяти - последовате максимальных показателе аргументов, дополненная чи единицу меньшим количества тов, в блок 6 памяти - последовательность коэффициентов полинома а, аа , в блок 7 памяти - последовательость аргументов х х 2 х Счетчики 8-11 и триггеры 15-18 сбрасснаются в нулевое состояние.Снхрнизация работы устройства 1:м 71 ЕСтВЛяЕ Гя ПутЕМ таКтИрОВаНИя лкон 2-4, 8, 9, 11, 15-19 одной сиклер очастоз ой (на фиг. 1 цепи синхро-н.:.зации не показаны) .Разбиение процесса вычисления полинома а этапы происходит по сост 11 нию счетчика 9: 1:.улевому состоя13488чик изменяет свое состояние с частотой синхронизации, исключая время записи коэффициентов, когда восприятие 20 сицхросигналов запрещено сигналом с выхода триггера 15.Вычисление первого коэффициента следующего поколения ца 1 ицается со считывания пер-ого коэффицисча изблока 6 памяти. К этому момгцту регистр 2 сброшен в ночь сигналом с выхода элемента И 20 и нулевой код с выхода блока 24 умножения поступает на вход сумматора 23 . Считанньй к; зФ Фиционт с вьхода сумматора 23 наци. сывается в кснц такта в рг гн.тр В следующем такте этот ко фИс цт домножается в блоке 24 умцожецн на значение аргумента и результа складывается на сумматоре 23 с очерс ным считанным из блока 6 гамяти коэфф- циентсм. Полученная сумма записывается в конце так.а в регистр 2,На управлений вход (запись/чтс н.".Р) блока 6 памяти подается сигнал с выхода триггера 16. При нулевых значениях этого сигнала из блока гамяти 6 считываютсн коэффициенты, необходимые для определения очередного коэф фициента следующего поколения. Таким образом, к началу режима записи регистр 2 принимает значение коэффициецт 1 следующего покления, В этот нулю.Во второй половике такта осуществляется запись показателя степени с вых да регистра-мультиплексора 19 в блок 4 гамяти. Таким образом с каждым тактом считываемое из блока 4 памяти значение показателя степени нию соответствует первый этап, первому - второй и т.д. На каждом этапе вьчисляютс. коэффициенты соответс гвующего поколения, Вычислением коэф 5 фициентов управляет сигнал с вьхс;з триггера 16. В течение интерва ов с цулсвым значением сигнала вычи. - ляются отдельнье коэффициенты, корые при последующем единичном значе - нии сигнала записываются в блок 6 памяти. По окончании записи очередного коффициента состояние счетчи-. ка 1 О, определяющего адрес записи, увеличивается на единицу. Считывание 15 коэффициентов происходит по адресам, определяемым счетчиком 11. Этот счетмомент ит чал на управляющем входе бчока 6 памяти принимает единичное эначегге, соответствующее режимузаписи, Затем вычисленное значениекоэффициента следующего поколения пе -реписывается из регистра 2 в блок 6т амятк Запись происходит через старшие разряды коммутатора 22, ца управляющий ход которого поступаетсигнал с выхда триггера 16, Через МяаДШЦР "аЗРНДЬ ЗтОГО жЕ КОММУтатОРац; блок 6 памяти подается адрес с выхсда с етчика 1 О или счетчика 11 при, г ветс тв гцц,1 ргумс цтывступ ют на вход блока24 умно еьия иэ бл ка 7 памяти, Приз-",и считывание аргумента происходитпо адресу, поступаяшему со счетчика9 На первом этапе считывается первый аргумент, на втором этапе - второй аргумент и т.д,Описанный процесс вычисления полинома обеспечивается рядом управляющих сигналов, которые формируютсяв ходе обработки последовательностимаксимальных показателей степени,Блок 5 памяти в процессе вычисления полицома работает только в режи -и. с:итьвания. Блок 4 памяти под дей -сгнием синхросигналов, управляющих режимом записи и чтения, выполняет сцтгяанпе и запись информации соотвгтв;цо, первой и второй половитакта работы устройства. Считаняс; значение показателя степени.цшается на единицу на вычитателе14 единицы и в конце первой полови.н таРта запигается через первый П, Мацояццй ВХОД В РРГИГтР-МУЛЬ- - цп.сР. 1 о. через втой информаьй вх";: в р г 1 с р альтии.ексор ч в.-.псь.вз т н макс цмальц е начгч, ко затея . стгпсци На выход ГРгц тра-мульт 1 плекссра 19 выдаетсяодно из значений ;оказателя степени в зависцьсти от значения поступающегоо ца управляющий вход сигнала.Этот сигнал формируется триггером ф15, котс:рый объединягт ца входе ИЛИсигцалы кда с выхода блока 4 памяти, и устанавливается по фронту синхросигнача в единичное состояние,если результат объединения равен уменьшается на единицу, а при достиженцги нулевого значения в блок 4 памяти записываетсн исходцс е максималькое эцачгцие показателя степени, считаннс.е из блока 5 чвмяти, Единичное зкач ние сигнала ца выхсдг триггера 1 5 , в,зцикаю ее и результате Р чить 5134 вания нулевого показателя степени) поступает на вход разрешения счета счетчика 8, который под действием синхросигналов, увеличивает свое значение на единицу. Значение счетчика 8 поступает на адресные входы блоков 4, 5 памяти. Увеличение значения адреса приводит к обработке показателя степени следующего аргумента. Если значение этого показателя также равно нулю, то триггер 15 остается в единичном состоянии, разрешая дальнейшее увеличение адреса на выходе счетчика 8 и переход к показателю степени следующего аргумента. Если значение показателя степени отлично от нуля, то триггер 15 переходит в нулевое состояние. Вслед за ним переходят в нулевое состояние триггер 1 б и затем триггер 17, сдвигающие сигнал с выхода триггера 15 соответственно на полтакта и на такт. При этом первый элемент И 20 выделяет единичный импульс на интервалах времени, когда триггеры 16 и 17 принима. ют соответственно нулевое и единичное значение. Этот импульс используется для записи в счетчик 8 значения с выхода счетчика 9. Записываемое значение сс,впадает с номером этапа вычисления полинома, Кроме того, импульс сбрасывает в ноль регистр 2 в начале вычисления каждого коэффициента следующего поколения. Каждый этап заканчивается после считывания из блока 4 уменьшенного до нуля показателя степени последнего аргумента. При этом значение адреса блока 4 с выхода счетчика 8 сравнивается на схеме 12 сравнения со значением регистра, хранящего количество аргументов. Б результате совпадения этих значений схема 12 сравне-с: ния вырабатывает импульс, поступающИй на вход разрешения счета счетчика 9 и информационный вход триггера 18, С выхода триггера 18 сигнал поступает на вход элемента И 21, ыа котором стробируется сигналом с выход элемента И 20, Полученный сигнал с выхода элемента И 21 поступает на входы сброса счетчиков 10, 11, обеспечивая запись и считывание коэффициентов всех последующих поколений с нулевого адреса блока б памяти. С приходом на вход разрешения счета счетчика 9 импульса с выхода схемы 12 сравнения,:.четник 9 ;величивает8827 10 40 50 55 15 20 25 30 35 свое значение, что означает началонового этапа. Значение с выхода счетчика 9 поступает на вход схемы 13сравнения, где сравнивается со значением кода на выходе регистра 1, Присовпадении значений вырабатываетсяпризнак окончания вычисления полинома. По переднему фронту этого признака значение полинома переписываетсяиз регистра 2 в регистр 3,Формула из обретения Устройство для вычисления значений полинома, содержащее три регистра, четыре триггера, регистр-мультиплексор, первый и второй элементы И, коммутатор, сумматор, блок умножения, первый и второй блоки памяти и первый счетчик, выход которого соединен с адресным входом первого блока памяти, выход второго блока памяти соединен с входом первого слагаемого сумматора, выход которого соединен с информационным входом второго регистра, выход которого соединен с входом множимого умножителя, выход которого соединен с входом второго слагаемого сумматора, выход первого триггера соединен с управляющим входом регистра-мультиплексора и информационным входом второго триггера, выход третьего регистра является информационным входом устройства, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей за счет вычисления обобщенных полиномов, в него введеныдве схемы сравнения, третий и четвертый блоки памяти, с второго по четвертыи счетчики и вычитатель единицы, выход которого соединен с первыминформационным входом регистра-мультиплексора, выход которого соединенс информационным входом первого блока памяти, выход которого соединенс информационными входами вычитателя единицы и первого триггера, выход ьторого триг-,ера соединен со счетным входом третьего счетчика, первыми упра:-.ияющими входами коммутатора и втг оого блока памяти,с инверсным вхопервого элемента И и с информаиоычым входом третьего триггера, выход которого соединен с прямым вхо- дом первого элемента И, выход которого соединенвходом приема информации первого счетчика, с входом1348827 Составитель Н,11 атвеТехред А.Кравчук Редактор Н.Слободя и орректор Тираж б 70 ВНИИПИ Государственного комит по делам изобретений и отк 13035, Москва, Х(-35, Рауи 1 скаяаказ 5191/4 одписР та С ытий воПроизводственно-полиграфическое предприятие, г,Ужгород, ул.Ироектная,сброса второго регистра и с первымвходом второго элемента И, выходкоторого сс единен с входами сбросатретьего и четвертого счетчиков, кыходы которых соединены с первым ивторым информационными входами коммутатора соответственно, выход которого соединен с информационным входомпервого блока памяти, выход первоготриггера соединен с инверсным входомразрешения счета четвертого счетчика и входом разрешения счета первогосчетчика, выход которого соединен спервым входом схемы сравнения и с адресным входом третьего блока памяти,выход которого соединен с вторым информационным входом регистра-мультиплексора, выход первой схемы сравнения соединен с информационным входом четверт го триггера и входом разрешения счета второго счетчика, выход которого соединен с информационным входом первого счетчика, с первым входом второй схемь 1 сравнения и с адресным входом четвертого блока памяти, выход которого соединен с входом множлтеля блока умножения, выход 10 четвертого триггера соединен с вторым входом второго элемента И, выход второго регистра соединен с третьим информационным входом коммутатора и с информационным входом третьего ре гистра, выход первого регистра соединен с вторыми входами первой и второй схем с равнения, в ыход в то рой схемы сравнения соединен с синхровходом тре - тьего регистра и являетсявыходом приэ нака окончаниявычисления устройства.