Запоминающее устройство с самоконтролем

9 11 С 29/00 ЕТЕН ИСАЙ АФ ЛЬСТВ А ВТОРСКОМ. Б. Шеиди СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИН ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИИ(57) Изобретение отноной технике, в частищим устройствам. Цельется повышение наде льство СССР29/00, 1980.ство СССР11/00, 1983,ЕЕ УСТРОЙСТВО сится к вычислитель- ости к запоминаюю изобретения являжности и быстродействия запоминающего устройства контролем. Устройство содержит на 1, число адресов в котором превь обходимое для работы вычислитель ройства, регистр 2 адреса, блоки информации, информационные реги блоки 8 сравнения, триггеры 13, менты ИЛИ 15 - 19, элементы задер 23, элементы И 24 - 27, входы и устройства, Устройство обеспечивае новление информации в определенн ме, обладает высоким быстродейст как производятся всего две операц и считывания вместо трех, и выс дежностью, обусловленной уменьше кости накопителя. 1 ил., 2 табл. с самокопитель шает не- ного уст 3 ввода стры 7, 1214, элежки 20 -выходы т восстаом объевием, так ии записи окой нанием емИзобретение относится к вычислительнойтехнике, в частности к запоминающим устройствам.Целью изобретения является повышениенадежности и быстродействия запоминающего устройства с самоконтролем.На чертеже изображена структурная схема запоминающего устройства с самоконтролем.Устройство содержит накопитель 1, числоадресов в котором в два раза превышает необходимое для работы вычислительного устройства, регистр 2 адреса, блоки 3ввода информации, каждый из которых состоит из первого и второго элементов И 4 иИ 5 и элемента ИЛИ 6, первый информационный регистр 7, блоки 8 сравнения, каждый из которых состоит из элементов И -НЕ 9, ИЛИ 10 и И 11, второй информационный регистр 12, первый триггер 13,второй триггер 14, первый 15, второй 16,третий 17, четвертый 18 и пятый 19 элементы ИЛИ, первый 20, второй 21, третий 22 и четвертый 23 элементы задержки, первый 24, второй 25, третий 26 и четвертый 27 элементы И. Устройство имеетадресные входы 28, входы 29 записываемого числа (информационные входы), входыПуск 30, Запись 31 и считывание 32(управляющие) устройства, информационные выходы 33 и выход Разрешение считывания 34,Накопитель 1 имеет входы Запись,Пуск, Считывание и информационныевыходы,Устройство работает следующим образом.На первый, второй и третий управляющие входы 30, 31, 32 устройства поступают соответственно сигналы Пуск, Запись и Считывание, На управляющем выходе 34 устройство вырабатывает сигналРазрешено считывание.Первый, второй, третий и четвертый элементы задержки 20, 21, 22 и 23 формируют соответственно сигналы Пуск накопителя и Считывание, Конец считывания, Запись, Окончание записи и Конец, которые подаются в накопитель 1 черезего второй и третий управляющие входы.При записи информации в накопитель 1на входы 28 устройства поступает код адреса, по входам 29 - код записываемого числа, по входу 30 - сигнал Пуски сигнал Запись по входу 31. Первыйтриггер 13 устанавливается пусковым сигналом через элемент ИЛИ 16 в состояние,соответствующее подключению первой половины накопителя. Второй триггер 14 черезпятый элемент ИЛИ9 устанавливаетсяв положение Считывание, Запись информации в регистр адреса происходит по переднему фронту сигнала Пуск.Записываемая информация через элементы И 5 и ИЛИ 6 блоков 3 ввода ин 5 О 5 20 30 35 40 45 50 55 фофрмации поступает в первый информационный регистр 7На втором управляющем входе накопителя 1 через интервал времени, определяемый третьим элементом задержки 22 и третьим элементом ИЛИ 17, появляется сигнал Пуск. Одновременно сигнал поступает на вход четвертого элемента задержки 23 через пятый элемент ИЛИ 19, Информация из накопителя 1 поразрядно суммируется по модулю два с информацией из первого информационного регистра 7 посредством элементов И - НЕ 9, ИЛИ О, И 11 блоков сравнения 8 и поступает на входы второго информационного регистра 12, в который принимается по переднему фронту сигнала Конец, поступающего с выхода четвертого элемента задержки 23. Сигнал Конец считывания с выхода первого элемента задержки 20 переводит первый триггер 13 в положение, соответствующее второй половине накопителя 1. Второй триггер 14 устанавливается в положение Запись. Сигнал Г 1 уск накопителях вырабатывается через третий элемент ИЛИ 17 и третий элемент задержки 22. Информация из второго информационного регистра 12 записывается во вторую поло вину накопителя 1. Второй триггер 14 устанавливается в положение Считывание по сигналу Конец записи, поступающему через четвертый и пятый элементы ИЛИ 18, ИЛИ 19, а сигнал Пуск накопителя: вырабатывается через перзый и третий элементы ИЛИ 15 и ИЛИ 17 и третий элемент задержки 22. Считывание информации из второго блока накопителя 1 выполняется аналогично считыванию из первой половины накопителя 1,Сигнал Конец считывания вырабатывается первым элементом задержки 20 и поступает на счетный вход первого триггера 13 и переключает его ь состояние, соответствующее первой половине накопителя 1. Второй триггер 14 по сигналу, поступающему через первый элемент И 24, устанавливается в положение Запись.Запись информации в первую половину накопителя 1 выполняется аналогично записи во вторую половину накопителя 1.По сигналу Конец записи на выходе второго элемента задержки 21 через четвертый элемент ИЛИ 18 и четвертый элемент И 27 на выходе 34 вырабатывается сигнал Разрешено считывание, которым заканчивается запись информации в накопитель 1.В таблице приводятся возможные варианты результата записи информации, поступающей на вход 29 в зависимости от состояния накопителя 1. Таблица 1 получена в предположении наличия только одного дефекта по двум разрядам одноименных адресов.При считывании информации на входы устройства поступает код адреса по входу 28, сигнал Пуск на вход 30, сигнал Считывание на вход 32, Первый триггер3 через второй элемент ИЛИ 16 устанавливается в состояние, соответствующее первой половине накопителя 1. Второй триггер 14 через пятый элемент ИЛИ 19 устанавливается в положение Считывание. Запись информации в регистр адреса происходит по переднему фронту сигнала Пуск. На втором 1 О управляющем входе накопителя 1 появляется сигнал Пуск накопителя через интервал времени, определяемый третьим элементом задержки 22 и третьим элементом ИЛИ 17.Информация из накопителя 1 поступает в первый информационный регистр 7 через элементы И 4 и ИЛИ 6 блока 3 ввода информации по переднему фронту сигнала Конец, поступающего с выхода четвертого элемента задержки 23 через третий элемент И 26 на вторые входы первых элементов И 4 блоков ввода информации.Сигнал Конец считывания с выхода первого элемента задержки 20 переводит первый триггер 13 в положение, соответствующее подключению с второй половины накопителя 1. Сигнал на вход третьего эле мента задержки 22, на выходе которого вырабатывается сигнал Пуск накопителя, потупает через второй элемент И 25, четвертый элемент ИЛИ 18, первый элемент ИЛИ 15 и третий элемент ИЛИ 17.По переднему фронту сигнала Конец, поступающего с выхода четвертого элемента задержки 28 во второй информационный регистр 12, принимается результат сравнения информации, считанной из второй половины накопителя 1 с информацией, хранившейся в первом информационном регистре 7 через элементы И - НЕ 9, ИЛИ0 и И 11 блоков 8 сравнения, Сигнал Разрешено считывание на управляющем выходе 34 устройства вырабатывается через второй элемент И 25, четвертый элемент ИЛИ 18 и чет О вертый элемент И 27 и позволяет следующему устройству системы принять истинную информацию для дальнейшей обработки.В табл. 2 приводится результат считывания записанной информации при наличии дефектов, указанных в табл. 1, 45Сравнение записываемой на входах 29 информации и считываемой на выходах 33 показывает их полную идентичность.Предлагаемое устройство обеспечивает восстановление информации в объеме, соответствующем устройству-прототипу. Однако предлагаемое устройство обладает более высоким быстродействием, так как требуются всего две операции записи или считывания вместо трех в устройстве-прототипе и более высокой надежностью, обусловленной уменьшением емкости накопителя и исключением блока мажорирования. Формула изобретенияЗапоминающее устройство с самоконтролем, содержащее накопитель, регистр адреса, информационные входы которого являются адресным входом устройства, а выходы соединены с адресными входами накопителя, элементы задержки, первый элемент И, первый элемент ИЛИ, первый вход которого и управляющий вход регистра адреса объединены и являются входом пуска устройства, отличающееся тем, что, с целью повышения надежности и быстродействия устройства, в него введены информационные регистры, блоки ввода информации, блоки сравнения, первый и второй триггеры, второй, третий, четвертый и пятый элементы ИЛИ, второй, третий и четвертый элементы И, причем первые информационные входы блоков ввода информации, являются информационным входом устройства, а их выходы подключены к входам первого информационного регистра, выходы которого соединены с первыми информационными входами блоков сравнения, выходы которых подключены к информационным входам второго информационного регистра, выходы которого соединены с информационными входами накопителя, информационные выходы которого соединены с вторыми информационными входами блоков ввода информации и вторыми информационными входами блоков сравнения, выходы второго информационного регистра являются информационными выходами устройства, первые входы второго и пятого элементов ИЛИ подключены к входу пуска устройства, первый вход первого элемента И и первые управляющие входы блоков ввода информации объединены и являются входом записи устойства, первые входы второго и третьего элементов И объединены и являются входом считывания устройства, выход третьего элемента И подключен к вторым управляющим входам блоков ввода информации, выход первого элемен та ИЛИ соединен с первым входом третьего элемента ИЛИ и входом первого элемента задержки, выход которого соединен с вторым входом первого элемента И, вторым входом второго элемента И, вторым входом третьего элемента ИЛИ, первым входом первого триггера, выход которого подключен к входу записи накопителя, к первымвходам третьего и четвертого элементов И, выход третьего элемента ИЛИ через третий элемент задержки подключен к входу обращения накопителя, выход первого элемента И соединен с первым входом второго триггера и через второй элемент задержки соединен с первым входом четвертого элемента ИЛИ, второй вход которого подключен к выходу второго элемента И, выход второго триггера подключен к входу считывания накопителя, выход четвертого1297119 Табгица 1 Этапы Выход накопителя Вход накопителя Выход накопителя Записываемаяинформацияна входах 29 Вход накопителя о- дефект второй половины накопителя, в остальных случаях предполагается дефект первой половины накопителя,Таблица 2т2 этап Выход 33устройства Информацияво второй половине Информация в первойполовине 1 этап Записываемая информация на входах 29 выходблока 8 входблока 8 накопителя накопителя Составитель О. КулаковРедактор Н. Горват Техред И. Верее Корректор М. СамборскаяЗаказ 595/55 Тираж 590 ПодписноеВНИИПИ Государственного комитета СССР по делам изобретений и открытий113035, Москва, Ж - 35, Раушская наб., д. 4/5Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 элемента ИЛИ соединен с вторыми входами первого и пятого элементов ИЛИ и четвертого элемента И, выход которого является выходом разрешения считьвания устройства, выход пятого элемента ИЛИ соединен с вторым входом второго триггера и через четвертый элемент задержки подключен к управляющему входу второго информационного регистра, к второму входу третьего элемента И, второму входу второго элемента ИЛИ, выход которого соединен с вторым входом первого триггера.