Запоминающее устройство

(51) 4 ( 11 С 29/О ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЦТИ ИСАНИЕ ИЗОБРЕТЕНИЯ РСНОМУ СВИДЕТЕЛЬСТВУ 798/24-247.853.87,Бюл. У 9кий радиотехничес(54) ЗАПОМИНАЮ (57) Изобретен лительной техн пользовано при ствующих систе дежности. 11 ель повышение быст ЕЕ УСТРОЙСТВО е относится к вычиске и может быть иссоздании быстродейпамяти повышенной наизобретения является одействия устройствав режиме считывания. Запоминающееустройство содержит накопитель, шифратор, первый и второй регистры,блок коррекции ошибок, блок вычисления признаков ошибки, блокобнаружения ошибки, первый и второй дешифраторы, блок ассоциативной памяти,первый и второй блоки селекции, сумматор по модулю два, первый и второйэлементы И, элемент ИПИ. Повышениебыстродействия устройства в режимесчитывания обеспечивается за счетперераспределения дополнительных временных затрат между циклами записии считывания путем согласования врежиме записи записываемого бита информации с логическим состояниемотказавшего разряда ячейки накопителя. 2 ил.Изобретение относится к вычислительной технике и может быть использовано при создании быстродействующих систем памяти повышенной надеж"ности. 5Целью изобретения является повышение быстродействия устройства в режиме считывания,На фиг.1 изображена схема запоминающего устройства; на фиг.2 - схемаблока селекции.Устройство (Фиг.1) содержит накопитель 1 с инФормационными входами 2 и 3 и выходами 4 и 5, шифратор6, первый регистр 7, информационные8, управляющий 9 и адресные 10 входыустройства, второй элемент И 11 свходами 12 и 13 и выходом 14, второйрегистр 15 с выходами 16, блок 17коррекции ошибок с выходами 18, блок19 вывода информации, информационные выходы 20 устройства, первыйэлемент И 21 с выходом 22, сумматор23 по модулю два, первый блок 24селекции с входами 25, второй дешифратор 26, второй блок 27 селекции свходами 28 и выходом 29, блок 30вычисления признаков ошибки, блок 31обнаружения ошибки, выход 32 ошиб 30ки устройства, первый дешифратор 33,блок 34 ассоциативной памяти с входами 35 и 36 и выходами 37 и 38 и элемент ИЛИ 39.Блок селекции (Фиг.2) содержит 35 элементы И 40 и элемент ИЛИ 41.Блок 34 ассоциативной памятипредназначен для хранения признаков одиночных ошибок и состояния отказавшего элемента памяти накопителя, ко торое вырабатывается блоком 27, На выходах 37 и 38 блока 34 - то, что записывалось по соответствующему адресу по входам 35 и 29 соответственно. 45 При появлении единичного сигнала на входе 4 регистра 7 его состояние инвертируется. Единичный сигнал на выходах 32 и 36 блока 31 появляется при обнаружении двойной и одиночной соответственно ошибок в кодовом слове.Накопитель, как обычно, состоит из отдельных элементов памяти, режимом работы которых запись/считывание) управляет сигнал 9.Устройство работает следующим образом. В режиме записи входная информация (Ксимволов) по входам 8 заносится в регистр 7, Адрес опрашиваемой ячейки накопителя 1 установлен на шинах 10, в соответствии с чем на выходах 37 и 38 блока 34 ассоциативной памяти появляется признак возникшей ранее в этой ячейке ошибки и логическое состояние этой ячейки. Если ошибок ранее не было, то признак ошибки равен нулю (синдром равен нулю) . Дешифратором 26 признак ошибки дешифруется и устанавливается точное местоположение отказавшего разряда ( на одном из выходов 25 дешифратора 26 - единичный сигнал). Блок 24 селекции выделяет из информационных символов тот, который должен записаться в этот элемент памяти. Причем в блоке 34 хранится признак ошибки и логическое состояние элемента вне зависимости произошел ранее сбой или отказ. Согласование записываемой информации с состоянием отказавшего элемента происходит только для основных разрядов, поскольку длина информационного слова обычно значительно больше, чем длина проверочно. го, и вероятность возникновения неисправности в разрядах, хранящих информационные биты, вьппе, чем в хранящих проверочные. Сравнение ло-. гических состояний неисправного элемента с информационным. символом, подлежащим хранению, производится сумматором 23 по модулю два. Если сравнение дает "1", а о том, что в этой ячейке накопителяранее уже возник отказ, свидетельствует единичный сигнал на выходе элемента ИЛИ 39, то все разряды слова, записанного в регистр 7, инвертируются, на основании чего шифратор 6 вырабатывает проверочные символы. После этого на шину 9 подается сигнал разрешения записи в накопитель 1 кодового слова по входам 2 и 3 накопителя. На этом цикл записи закончен. Факт хранения слова в инверсном виде означает единичный символ К-го разряда кодового слова.В цикле считывания кодовое слово записывается в регистр 15, кроме того К информационных символов поступают в блок 17 коррекции ошибок через его входы 4. Блоком 30 вычисляется признак ошибки. Если в считанном кодовом слове ошибок нет, то признакФормула изобретения 45 Запоминающее устройство, содержащее накопитель, одни информационные входы которого соединены с выходами шифратора, другие информационные входы подключены к входам шифратора и к входам первого регистра, управляющий вход соединен с прямым входом первого элемента И и является управляющим входом устройства, одни 50 55 ошибки равен нулю, и не равен нулю в противном случае. Признак ошибки поступает с выхода блока 30 на входы блоков 31 и 33; блок 31 обнаружения ошибки определяет кратность ошибки, дешифратор 33 определяет точное местоположение ошибочного разряда в кодовом слове. Если произошла одиночная ошибка, то единичный сигнал на выходе 36 блока 31 разрешает запись в блок 10 34 (по адресу, установленному на ши нах 1.0) признака ошибки и логического состояния неисправного элемента памяти, которые установлены соответственно на входах 35 и 29 блока 34. 15 Параллельно с этим единичный сигнал на одном из выходов дешифратора 33 исправляет неправильно считанный бит информации. Таким образом на выход устройства попадает искомая инфор мация без ошибок. Если в режиме считывания установлено, что произошла двойная ошибка, то единичный сигнал на выходе 32 блока 31 блокирует блок 19 вывода информации и сообщает процессору (не показан) о появлении некорректируемой ошибки, которая однако может быть нейтрализована довольно просто известными методами, В последнем случае имеется в виду, что 30 двойная ошибка появилась за время хранения последнего кодового слова.Если одна из ошибок возникает ранее, а другая позже, то первая из них нейтрализуется при записи инфор мации, другая - при считыванииПри этом не учитывается тип отказа, Даже в случае первоначального появления сбоя входная информация в последующем инвертируется. В режиме считы вания состояние ячеек блока 34 влияния на считываемую информацию не оказывает. выходы накопителя подключены к однимвходам блока коррекции ошибок и второго регистра, а другие выходы соединены с другими входами второгорегистра, выходы которого подключенык входам блока вычисления признаковошибки, выходы которого соединеныс одними информационными входамиблока ассоциативной памяти, входамиблока обнаружения ошибки и с входамипервого дешифратора, выходы которого подключены к другим входам блокакоррекции ошибок, выходы которогоподключены к информационным входамблока вывода информации, выходы которого являются информационными выходами устройства, а управляющий входсоединен с выходом первого элементаИ, инверсный вход которого являетсявыходом ошибки устройства и подключен к одному выходу блока обнаружения ошибки, другой выход которогосоединен с управляющим входом блокаассоциативной памяти, адресные входыкоторого подключены к адресным входам накопителя и являются адреснымивходами устройства, а одни выходысоединены с входами элемента ИЛИ ивходами второго дешифратора, однивходы первого регистра являются информационными входами устройства,о т л и ч а ю щ е е с я тем, чтос целью повышения быстродействия устройства в режиме считывания, в неговведены первый и второй блоки селекции, сумматор по модулю два и второйэлемент И, причем одни входы первого блока селекции соединены с выходами второго дешифратора, другие входыподключены к информационньпч входамустройства, а выходы соединены содними входами сумматора по модулюдва, другие входы которого подключены к другим выходам блока ассоциатив-ной памяти, а выход соединен с первым входом второго элемента И, второй вход которого подключен к выходуэлемента ИЛИ, а выход соединен сдругим входом первого регистра, входы второго блока селекции подключенык выходам второго регистра и первого дешифратора соответственно, авыходы подключены к другим информационным входам блока ассоциативнойпамяти.1295456 ЫЯ ге Составитель О,Исаевдактор И.Николайчук Техред А.Кравчук Корректор И,Муска писное аказ и/5 ая наб., д Проектная, 4 роиэводственно-полиграфическое предприятие, г.ужгород,2/58 Тираж ВНИИПИ Государственнопо делам изобретений 113035, Москва, Ж,Пмитета СССРткрытий