Запоминающее устройство с коррекцией ошибок

(Ф 9)00 С 11 ИСАНИЕ ИЗОБРЕТЕНИ Н ьство СССР04, 1974.9, с. 40 ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЬПИЙ РСНОМУ СВИДЕТЕЛЬСТ(54)(57) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО С КОРРЕКЦИЕЙ ОШИБОК, содержащее регистровую матрицу, входы первой группы которой соединены с выходами элементов И-ИЛИ первой группы, а вы ходы первой группы подключены к соответствующим входам формирователя ошибок, вход и выход которого соединен соответственно с вторым выходом и третьим входом коммутатора, первый и второй входы которого соединены с соответствующими выходами элемента И-ИЛИ первой группы и регистровой матрицы, а первый и третий вь)ходы подключены к соответствующему входу регистровой матрицы и первому входу регистра ошибок) второй вход которого соединен с выходом первого элемента ИЛИ, а первый выход и выходы первой и второй групп подключены соответственно к первым, вторым и третьим входам элементов И третьей группы, причем первые входы одних элементов И-ИЛИ первой группы соединены с выходами блока оперативной памяти, входы которого подключены к выходам элементов И первой группы, первые входы других элементов И-ИПИ первой группы соединены с выходами накопителя,входы которого подключены к выходам элементов И второй группы, вторые входы одних элементов И-ИЛИ первой группы соединены с четвертым входом коммутатора и вторыми входами элементов И второй группы и подключены к входу записи устройства, вход воспроизведения которого соединен с вторыми входами других элементов И-ИЛИ первой группы, блок мажоритарных элементов, второй элемент ИЛИ, счетчик, о т л и ч а ю" щ е е с я тем, что, с целью повы. шения надежности за счет коррекции большего количества ошибок, в него введена вторая группа элементов И-ИПИ, причем первые входы одних элементов И-ИПИ второй группы соединены с выходами мажоритарных элементов блока, первый, второй и третий входы которых подключены к пер-вому выходу и соответствующим выходам второй и третьей групп регистра ошибок, первые входы других. элементов И-ИЛИ второй группы соединены с выходами элементов И третьей группы, вторые входы одних элементов И-ИЛИ второй группы соединены с первым входом второго элемента ИЛИ и являются входами коррекции устройства,. вторые входы других элементов И-ИЛИ второй группысоединены с вторым входом второгоэлемента ИЛИ и являются входом воспроизведения устройства, а выходы элементов И-ИЛИ второй группы соединены с входами первого элемента ИЛИ, входами группы регистра ошибок и входами второй группы регистровон матрицы, выходы второй группы которой подключены к первым входам элементов И первой и второй180984групп, выход второго элемента ИЛИ вой группы, второй выход регистра соединен с пятым входом коммутатора ошибок подключен к входу счетчии вторыми входами элементов И пер- ка.Изобретение относится к вычис-лительной технике и может быть использовано для обнаружения сбоев.и исправления информации, поступающей с внешних накопителей. 5Целью изобретения является повышение надежности устройства эасчет коррекции большего количестваошибок.На чертеже представлена структурная схема устройства.Устройство содержит первую группу элементов И-ИЛИ 1, регистровуюматрицу 2, коммутатор 3, первую 4и вторую 5 группу элементов И, 15накопитель 6, блок 7 оперативнойпамяти, формирователь 8 ошибок,регистр 9 ошибок, третью группуэлементов И 1 О, первый элементИЛИ 11, блок 12 мажоритарных элементов, счетчик 13, вход 14 записи, вход 15 воспроизведения, второй элемент ИЛИ 16, вторую группуэлементов И-ИЛИ 17, вход 18 коррекции а 25Устройство работает следующимобразом.Информация, подлежащая записив накопитель 6, поступает по тремканалам из блока оперативной па- ЗОмяти на входы элементов И-ИЛИ 1первой группы. По сигналу 1.4 записи третий вход коммутатора 3 подключается к его первому выходу,а второй и третий выходы коммутатора 3 подсоединяются внутри негок общей шине. В регистровой матрице 2 по внешним тактам (не показаны) происходит последовательныйсдвиг информации, поступающейна ее вход, Формирователь 8 ошибокв каждом такте суммирует по модулюдва выходные сигналы регистровойматрицы 2 с выходов разрядов однойпрямой строки и двух диагональныхстрок. Выходные сигналы формирователя 8 ошибок через коммутатор 3 в каждом такте поступают на входчетвертого контрольного каналарегистровой матрицы 2 одновременнос информацией соответствующей строки с соответствующего выхода элемента И-ИЛИ 1 первой группы. Выходная информация матрицы 2, содержащая в каждой строке три информационных и один контрольный разряд через группу 4, открытую сигналом14 записи, поступает на вход накопителя 6. Таким образом, в процессезаписи устройство работает как шифратор, формируя в каждой строкеконтрольные разряды. В процессе записи информации блоки 59,13, 16, 17 не участвуют. При воспроизведении информации со входа 15 подается команда воспроизведения. В коммутаторе 3 соединяются между собой одноименные входы и выходы (первый вход с первым выходом и т.д.),Выходная информация накопителя 6 через элементы И-ИЛИ 1 первой грут- пы и коммутатор 3 построчно параллельно-последовательным кодом поступает на вход регистровой матрицы 2, где происходит последовательныйпострочный сдвиг этой информациипо внешним тактам. Одновременнопо тактам сдвигается информация ив регистре 9 ошибок. В формировате. ле 8 ошибок в каждом такте суммируются по модулю два выходные сигналы регистровой матрицы 2. Отклонение от четности суммы сигналов,поступающих на вход формирователя8 ошибок, воспринимается как сигналошибки, который с выхода формирователя 8 ошибок через коммутатор 3поступает на вход регистра 9 ошибоки продвигается к его выходу параллельно с продвижением информации1180984 35Таким образом, введение второйгруппы элементов И-ИЛИ с соответствующими связями и введение Новых связей между элементами известного устройства позволяет повысить .количество устраняемых ошибок. В процессе воспроизведения информации происходит коррекция ошибок, представленных в регистре 9 ошибок тремя признаками (тремя единицами в определенном сочетании в зависимости от номера сбойного канала).При этом на выходе одного элемента И 10 третьей группы соответствующе. - го сбойному каналу, формируется им-. пульс, который через вторую группу 10 элементов И-ИЛИ 17 поступает на ,два третьих входа регистра 9 ошибок и на один третий вход матрицы 2, а через элемент ИЛИ 11 - на второй вход регистра 9 ошибок, изменяя 15 состояние соответствующего разряда выходной строки матрицы 2 и сбрасывая в "О" соответствующие разряды регистра 9 ошибок. При этомнулевой сигнал управления коррекци О ей 18 запрещает прохождение выходных сигналов блока 12 мажоритарных элементов через вторую группу элементов И-ИЛИ 17.,Код с выхода регистровой матрицы 2 через открытую 25 группу элементов И 5 переписывается в блок 7 оперативной памяти. В процессе воспроизведенияне корректируются ошибки, представленные двумя признакамиНаличие таких ошибок ЗО и их количество фиксируется в счетчике 13.Для исправления ошибок, представленных двумя признаками, информация с блока 7 через элементы И-ИЛИ 1 первой группы и коммутатор 3 вновь подается на входы матрицы 2. На управляющие входы коммутатора 3 и накопителя 6 через элемент 16 и на управляющий вход элементов И-ИЛИ 17 второй группы с входа 18подается команда коррекции. Блоки1, 2, 3, 5, 7, 8, 9, 11, 13 работают так же, как и в режиме воспроизведения. Выходная информация с элементов И 1 О третьей группы не проходит через элементы И-ИЛИ 17 второй группы, закрытые нулевым сигналом команды воспроизведения. Наличие двух признаков ошибок в ре-.гистре 9 ошибок в определенном сочетании в зависимости от номерасбойного канала фиксируется однимиз мажоритарных элементов блока 12,выходной импульс которого проходитчерез элементы И-ИЛИ 1.7 второйгруппы и изменяет состояние соответствующего разряда выходной строки матрицы 2 и сбрасывая в "О" соответствующие разряды регистра 9ошибок. Выходная информация регистровой матрицы 2 через элементы И5 второй группы записывается в блок7 оперативной памяти. Количествооставшихся нескорректированныхошибок фиксируется в счетчике 13.При необходимости цикл коррекцииповторяется до тех пор, пока всчетчике 13 не будет нулевой кодили количество фиксируемых ошчбокне будет постоянным, что свидетельствует о наличии некорректируемыхошибок.,ектор И. Эрдейи актор П. Коссе Тираж 583 По ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 13035, Москва, Ж, Раушская наб., д. 4аказ 5934/52 пис илиал ППП "Патентц, г. Ужгород, ул. Проектная