Запоминающее устройство с самоконтролем

Номер патента: 528610

Опубликовано: 15.09.1976

Авторы: Кадышев, Лаврентьев, Тимофеев, Шумилов

МПК: G11C 7/08

Метки: блоком, памяти, полноточной, разрядным

...дополниенты И, одни входы которых к гыходам блока управления, иены соответственно с управляю- и Прием и Выдача, а выходы ко входам элементов И,да 14, которые подключены ко входам элементов И обратного кода 2.Работает устройство в двух режимах - в режиме Обращение к блоку памяти с Приемом нового числа и,в режиме Обращение с Выдачей числа из блока памяти. При работе устройства в режиме Обращение с Приемом в блок управления 4 по шине 5 подают команду Обращение и по шине 9 - команду Прием. Физически команды могут быть либо импульсами, либо потенциалами соответствующей полярности. Одновременно с командами на кодовых шинах 13 и 14 всех разрядов устанавливается код числа, записываемого в блок памяти. В том случае, когда код данного разряда...

Номер патента: 618798

Опубликовано: 05.08.1978

Авторы: Ваняшев, Колмыкова, Тищенко

МПК: G11C 29/00

Метки: блоков, накопителей, памяти, постоянной

...по сигналу Сдвиг информа"ция за 2".тактов выводится иэ регис- р)тров сдвига на входы счетчиков, которые устанавливаются при правильнойработе в одинаковые состояния, таккак при этом суммарное число единицпо всем. разрядам двоичных комбинаций,Образующих число, одинаковое,При этом схема 4 сравнения по пос-,тупившему сигналу опросф Фиксируетправильность считанного кода числа.В случае появления ошибки схема 4сравнения вырабатывает сигнал Сбой,Э)Рассмотрим, устройство для контролянакопителя информации, состоящее иэперестановок 5-разрядник двоичныхкомбинаций. Число комбинаций (элементу перестановок) при этом составляет 252 а 32, а разрядность кода числа (а)е32 х 5 160 = 2". ,Состав комбинаций следующий1-я комбинация 00000;2-я комбинация 00001...

Номер патента: 858115

Опубликовано: 23.08.1981

Авторы: Бородин, Егорова, Огнев, Шамаев

МПК: G11C 29/00

Метки: блоков, памяти, постоянной

...двоичного числа, выходы которого подключены к одним из входов блока сравнения, информационные выходы сумматора соединены с другими входами бло-,ка, сравнения, выход которого соединен с вы ходом устройства, введен счетчик, вход которого соединен с выходом переноса единиц.сумматора, а выходы счетчика соединены ссоответствующими входами сумматора,На чертеже представлена функциональная схема предлагаемого устройства.Устройство содержит контролируемыйблок постоянной памяти Л, сумматор 2,счетчик 3, блок сравнения 4, блок установки контрольного двоичного числа 5и шину разрежения сравнения 6.Устройство работает следующим образом.При подаче на вход блока памяти Лпоследовательно изменяемого кода ацреса и импульса запроса с выхода блокапамяти...

Номер патента: 868843

Опубликовано: 30.09.1981

Авторы: Автономов, Дроздов, Дятлов, Мамонов

МПК: G11C 29/00

Метки: блоков, памяти, постоянной

...вход .которого подключен к выходу переполнения счетчика 8. Входсброса триггера 9 соединен ео входомсброса анализатора 15 и с одним из выводов ключа 16, другой вывод которого соединен с шиной 5 нулевого потенциала. Прямой выход триггера 9 и выход переполнения счетчика 10 соединены со входами элемента ИЛИ-НЕ 11, выход которого соединен с управляющимвходом генератора 1. Анализатор 15представляет собой сдвигающий регистр 10с линейными обратными связями черезсумматор по модулю два, к выходам которого через дешифраторы присоединены алфавитно-цифровые индикаторы (непоказаны). Тактовым и сбросовым входами сигнатурного анализатора являются соответственно тактовый и сбросовый вход сдвигающего регистра, аинформационным входом - дополнительный...

Номер патента: 881874

Опубликовано: 15.11.1981

Авторы: Бородин, Константиновский

МПК: G11C 29/00

Метки: блоков, памяти, постоянной

...цикле из блока задания циклов суммирования 8, числа считываются и суммируются в сумматоре 3, После того, каквсе числа, подлежащие суммированию40в очередном цикле, обработаны, по сиг.налам управления, поступающим изблока управления 7, производится определение контрольных разрядов вформирователе контрольных разрядов45по модулю 3 и запись из через коммутатор 4 в соответствующие разрядыблока сравнения 5, адреса которыхзадаются блоком задания циклов суммирования 8 и управляются через ком- .мутатор 4. Сумматор 2 после этогообнуляется по сигналу из блока управления 7 и начинается следующий циклсуммирования. После заполнения всехразрядов регистра блока сравнения 5в нем производится сравнение полученного кода с контрольным числом,поступающим из...