Запоминающее устройство

(21) 3774353/222) 26.07.8446) 07,01.86. Б72) Л, О. Бес 53) 681.327.6( 56) Авторское1049982, кл. юл. 1алов и А. Г. Головач свидетельство ССС 1 С 29/00, 1982:,ф ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ ТОРСКОМУ СВИДЕТЕПЬСТ 54) 57) ЗАПОМИНАЮШЕЕ УСТРОЙСТВО, содержащее первый и второй блоки памяти, первый и второй блоки контроля, элемент задержки, первый блок сравнения, первый, второй и третий элементы И, блок элементов ИЛИ, первый и второй блоки элементов И, причем первые и вторые вхолы блоков памяти являются входами устройства, вторые входы блоков памяти полклкиены к входу элемента задержки, выход которого соединен с первыми входами блоков контроля, первый выход первого блока памяти подключен к второму входу первого блока контроля, первому входу первого блока с равнения и первому входу первого блока элементов И, второй выход первого блока памяти сослинец с грегьим входом цсрвох) блока конт. роля и вторым входом первого блока элементов И, первый вход первого элемента И соединен с входом элемента задержки, выходы первого и второго олоков контроля подключены соответственно к первым входам второго и третьего элементов И, выход ворого элемента И соединен с третьим входом первого блока элементов И, первый выход второго блока памяти подключен к второму входу второго блока контроля, второму вх)л; первого блока сравнения и первому входу второго блока элементов И, второй выхол второго блока памяти соединен с третьим входом второго блока контроля и вторым входом второго блока элементов И, выходы первого и второго блоков элементов И подключены к первому и второму входам блока элементов ИЛИ, выход которого является выходом устройства, отличающееся тем, чтоЯО 1203602 с целью.повышенця надежности устроиства, оно содержит третий блок памяти, третий блок контроля, второй и третий блоки сравнения, первый, второй и третий элементы ИЛИ, -)ретий блок элементов И, чствертый пятьйцсстой э.ементы И, пс)ием )с;)вы 1 вход третье о блока контроля с с)елгне)выхо,ох элемента задержки, пс рвый и второй вхолы третьего блока памяти пс)лключены соответственно к первым и в 1 орым входам первоо и второго блоков памяти, первый выход третьего блока памяти соединен с втор ы и входом трет ьс:го блока контрол я, горыми вхолами второго и третьего блоков сравнения и первых в;одом третьего блока элементов И, второй вход которого полклк- чец к третьему входу третьего блока контроля с и к второму выходу третьего блока памяти, вь.ол третьего блока элементов И соелицец рр с третьим входом блока элементов ИЛИ, Ъфф первые входы второго и третьего блоков (фф сравнения подключены соответственно к первым выходам первого и второго . оков памяти, первые выхолы блоков сравнс ния подключены к входам четвертого элемента 11, р а выхол которого соединен с вторыми вхолами второго, третьего и шестого элементов И, вторые выходы первого и третьего блоков сравцеия полк.ючецы к входам перво о М эсехента ИЛИ, выхол которого соелице ( с втор,х вхоло.;) первц о э,емента И, выходы ( первого и третьсго элементов И полк;ючсцы к вхслам второго элемснта ИЛИ, выхол которого соединен с третьим входом ьторогс с).,с)к.1 элемс нтов И, первый вхо,. ервн о ,емигасоел)цсц с первым входом цятпоэ,с.).1 та И, второп вхс).с котороо полклк)чс 11к вт);рому выход второ:о олока сравнения, ф), вь)хол третьего блока контроля сссливе цс пс рным вхолом шестого элемента 11, выходыпятого и шестоХ элехоптов И соединеныс х;)а)и третьего элемснга ИЛ 1, вьхо.КСЗ)1);); ) 1 ЛК,1 КС Н,)Е ЬС 1 ВХ 0.1) 1 РС) Ьс , б ок; эл.и.1:.1.Изобретение относится к цифровой вычислительной технике и может быть использовано в составе специализированных цифровых вычислительных машин (СЦВМ) иили систем обработки и передачи цифровых данных. Цель изобретенияности устройства.На чертеже представлена блок-схема устройства.Устройство содержит первый 1, второй 2 и третий 3 блоки памяти, первый 4, второй 5 и третий 6.блоки контроля, первый 7, второй 8 и третий 9 блоки сравнения, первый 10 второй 1, третий 12, четвертый 13, пятый 14 и шестой 15 элементы И, первый 16, второй 17 и третий 18 элементы ИЛИ, первый 19, второй 20 и третий 21 блоки элементов И, элемент 22 задержки, блок 23 элементов ИЛИ, регистр 24 адреса, дешифратор 25 кода адреса, накопитель 26, информационное поле 27 накопителя, поле 28 контрольных разрядов накопителя, выходной регистр 29, блок 30 свертки по модулю 2, блок 31 сравнения, адресный вход 32, вход 33 опроса и выходную шину 34.Запоминающее устройство работает сле. дуюш,им образом.На вход 32 устройства подается код адреса, а на вход 33 - сигнал опроса. В каждом блоке- 3 памяти код адреса подается на вход регистра 24, и сигнал опроса на второй вход дешифратора 25, управляющего регистром 24. При наличии сигнала опроса на входе дешифратора 25 на одном из его выходов появляется сигнал, при помощи которого выбирается информация из соответствующей ячейки накопителя 26. С выхода информационного поля 27 и поля 28 контрольных разрядов накопителя 26 считанная информация поступает на вход регистра 29. С выхода регистра 29 информация поступает на выходы блоков 1 - 3 памяти. Информационная ее часть с первого выхода блока 1 памяти подается на первые входы блоков 7 и 8 сравнения, с первого блока 2 памяти подается на второй вход блокаи на первый вход блока 9, с первого выхода блока 3 памяти подается на вторые входы блоков 8 и 9. В блоках 7- - 9 сравнения происходит поразрядное сравнение информации, считанной из блоков памяти, В случае равенства информации, считанной из блоков 1 и 2 памяти, на втором выходе блока 7 формируется сигнал Равно, который через элемент ИЛИ 16 поступает на второй вход элемента И 10. При наличии на первом входе элемента И 10 сигнала опроса, он формирует сигнал, поступающий через элемент ИЛИ 17 на третий вход блока элементов И 20, тем самым разрешающий считывание информации и ее контрольных признаков из блока 2 памяти через блок 23 на выходную шину 34. Аналогично происхо.1 О 5 20 г 30 35 4 О Дг 50 55 дит сравнение блоком 9 информации, считываемой из блоков 2 и 3 памяти и, в случае равенства, передача информации и ее контрольных признаков на выходную шину 34. Также выполняется блоком 8 сравнение информации, считываемой из блоков 1 и 3 памяти. При ее равенстве на втором выходе блока 8 формируется сигнал Равно, который подается на второй вход элемента И4. При наличии на первом входе элемента И 14 сигнала опроса, он формирует сигнал разрешения считывания информации, который через элемент ИЛИ 18 поступает на третий вход блока 21 и, тем самым, разрешает считывание информации и ее контрольных признаков из блока 3 через блок 23 на выходную шину 34. В случае неравенства информации, считываемой из блоков 1 и 2, 1 и 3, 2 и 3 памяти, на первом выходе каждого из блоков 7, 8 и 9 сравнения формируется сигнал не равно, который поступает на первый, третий и второй входы элемента И 13 соответственно. При наличии на всех входах одновременно элемента И 3 сигналов Не равно элемент И 13 выработает разрешающий сигнал для элементов И 11, 12 и 15. Информация с выходов блоков- 3 памяти поступает соответственно на входы блоков 4 - 6 контроля, где ее информационная часть свертывается при помощи блока 30 по заложенным контрольным признакам. Результаты свертки сравниваются в каждом блоке 4, 5 и 6 с контрольными признаками блоков 31 сравнения. Сигнал опроса подается на первые входы блоков 4 - 6 контроля с выхода элемента 22 задержки (для синхронизации работы устройства). В случае равенства результата свертки информационной части и контрольного признака (признаков) в блоке 4, а также наличия сигнала опроса на входе этого блока, блок 31 блока 4 формирует сигнал, который поступает на первый вход элемента И 11. При наличии на втором входе элемента И 11 сигнала разрешения на его выходе появляется сигнал, поступающий на третий вход блока элементов И 19 и, тем самым, разрешающий передачу информации и ее контрольных признаков, поступающих на вход блока элементов И 19 дальше - через блок элементов ИЛИ 23 на выходную шину 34 устройства. В случае неравенства результатов свертки информационной части и контрольного признака (признаков) в блоке 4, этот блок не вырабатывает сигнал опроса. В работу включатся цепи, обеспечивающие считывание информации из блока 2 памяти через блок элементов И 20 и блок элементов ИЛИ 23 на выходную шину 34 устройства. Контроль информации в этом случае осуществляется блоком 5 контроля, работа которого аналогична работе блока 4 контроля. Сигнал опроса формируется элементом И 12 и через элемент ИЛИ 17 поступает на третий вход блока элементов И 20. Аналогично1203602 Составитель О. Кулаков Редактор О. Головая Техред И. Верес Корректор Г. Решетник Заказ 8425/56 Тираж 583 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж - 35, Раушская наб., д. 4/5 филиал ППП Патент, г. Ужгород, ул. Проектная, 4происходит контроль и считывание информации из блока 3 памяти. Контроль производится блоком 6 контроля, сигнал опроса вырабатывается элементом И 15 и через элемент ИЛИ 8 поступает на третий вход блока элементов И 21.