Запоминающее устройство с самоконтролем
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Текст
СО 1 ОЭ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИН 19 С 29/О О Е ИЗОБРЕТЕНСВИДЕТЕЛЬСТВУ АВТОРСК ОСУДАРСТВЕННЫЙ КОМИТЕТ СССПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИИ(56) Авторское свидетельство СССР й. 928423, кл, О 11 С 29/ОС, 1982.Авторское свидетельство СССР В 970478, кл. С 11 С 29/00, 1982, (54)(57) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО С САМОКОНТРОЛЕМ, содержащее накопитель, блок выбора адреса, регистры, блоки сравнения, блок управления и первую группу, элементов И, причем адресные входы накопителя соединены с выходами блока выбора адреса, выходы первого регистра подключены к одним иэ входов блоковсравнения, другие входы которых соединены с выходами первой группы второго регистра, выходы второй группы которого подключены к первым входдм элементов И первой группы, вторые входы которых подключены к первому выходу блока управления, выходы второго регистра являются информационными выходами устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия устройства, в него введены коммутаторы, группы сумматоров по модулю два, триггеры, третий регистр, вторая и третья группы элементов И, группа элементов ИЛИ, элементы ИЛИ и элемент И, причем выходы сумматоров по модулю два первой группы соединены с одними иэ входов первого коммутатора, управляющие входы которого и управляющие входы накопителя подключены к выходам первого триггера выходы первого коммутатора соединены с одними из входов второго коммутатора, другие входы которого подключены к выходам третьей группы второго регистра, а выходы - к одним из входов первого регистра, другие входы которого соединены с выходами третьего коммутатора, входы первой группы которого подключены к выходам первой и второй групп второго регистра, выходы первой группы которого соединены с входами сумматоров по модулю два второй группы, входы четвертсгс коммутатора подключены к выходам первого регистра, а выходы - к информационным входам накопителя, одни из выходов которого соединены с входами третьего регистра и первыми входами элементов И второй группы, С выходы которых подключены к первым входам элементов ИЛИ группы, вторые входы которых соединены с выходами элементов И первой группы, а третьи входы - с выходами элементов И третьей группы, первые входы которьж подключены к выходам третьего регистра, а вторые входы соединены с выходами сумматоров по модулю два второй группы и входами первого элемента ИЛИ, выход которого подключен к первому входу элемента И, второй вход которого соединен с прямым выходом второго триггера, инверсный выход которого подключен к :Вф третьим входам элементов И первой группы, а входы соединены с другими выходами накопителя, входы второго элемента ИЛИ и другие входы первого коммутатора и входы второй группы третьего коммутатора подключены к выходам блоков сравнения, первый ивторой управляющие входы второгойкоммутатора соединены соответсненна с вторым выходом блока управления. с третьим входом блока управле:1 ия и первым управляющим входом третьего коммутатора, второй и третий входы которого подключены соответственно к четвертому и пятому выходам блока управления, ще стой и седьмой вьхс ды ко тсрого соединены с управляющими входами четвертого коммутатора, а восьмой и девятый выходы - соответственно с вторыми входами элементов И второй группы и третьими входами элементов И третьей группы, вхсды первого триггера, первый и второй ЬХОы блока управления явг;яются 0;ц:)и: з управляющих входов у.тройствя, другим управляющим входом котс)р;)го яг - ляется третий вход бгокя уОягГ 1)ия,входы котарога с че.вер"Р 0 по Рс - той подключеь соотве Гсте: к в;году злемета И,5 мом) выходу второго триг: ер, и к выходу втсрсго з;геме.Я 11.1", ходы су с 5 атаров цо мод 5 т) 111 первой Группь и входы трет,ей г 1)угтпы третье 1 0 кО.):утстся 51 в ляются информационными. вхогг и устройства, Изобретение относится к вьгчислительнай технике, в частности к запоминающим устройствам, в которьгх используется избыточное кодированиеданных.Целью изобретения является повыпение быстродействия устройства,На фиг, 1 изображена структурнаясхема предлагаемого устройства; нафиг, 2 - функциональная схема наиболее предпочтительного варианта вьполнения блока управления,Устройство содержит (фиг, 1, накопитель 1, блок 2 выбора адреса,регистры 3-5 с первого по третий,коммутаторы 6-9 с первого по четвертый, первый 1 О и второй 11 триггеры,первую 12 и вторую 13 групйСуяматоров по модулю два, группы элемен: -тов И 14-16 с первой по третью, группу элементов ИЛИ 17, блоки 18 сравнения, первый 19 и второй 20 элементы ИЛИ, элемент И 21, блок 22 управления, На фиг, 1 обозначены управляющие 23 и 24, информационные 25 и адресные 26 входы устройс.ва, выходь:27-31 блока 22 управления и информационные выходы 32 устройства,1Блок 22 управления содержит(фиг, 2) элемент НЕ 33, элементыИ 34-39, элементы 40-42 задержки,элементы ИЛИ 43-46, триггер 47, элементы 48-51 задержки,Предлагаемое устройство работаетследующим образом. ЯПИСЬ И СчИТЫВ ЯНИС;1 Я 1 ЬХ МОЖНОпроизводить с помоьо двух способовкодировя 1 ив+ с) . личяк)ихс 5 . Рмчтопри первом спс 1 собе зя:,ис ь праизводится зя несколько .-актов, я считываНи ЗЯ ОДИ ТЯКТ Ба и 0)0 С ПОСО сге дянье считываются зя не 10.Ькотактов а записываются зя оди такт.)Способ надироваия оп)ееляется10 путем занесения кода "О" или "1" в/триггер 10,фи. 1 при зя 5 Си дян -ных или содержимым триггера 11 врис.чить"ванин,Запись информации г.ри пег)зом сг 10 - :.г С:аОЕ КОДИРОВаИЯ ПРОИСХО.;Ит СгЕДУЮщим образам,Б исходном состоянии все трггерыи регистрь обнуленьЦеи гяс ияня фиг. 1 не показаны,. В триггер 1 Ос входа 23 записывается ко: 6","ерез коммутатор 9 .)ереписывяется внакопитель 1 по заданному адресу,тт3 поступающему на вход 26,;1 осле этогоосуществляется контрольное считывание слова из накопителя 1 через элементы И 15 и элементы ИЛИ 7 в регистр 4 ".,Читанное слава, гоступяю;. ЩЕЕ В РЕГИСТР 4, МажЕт ОтгЛИЧатЬСЯзт исходного слова из-за боев иТаким образом, в результате выполнения вьппе указанных инверсий для всех М=1,2 Т в регистре 4 оказывается исходное слово, последние К сим молов которого являются информационными и направляются .на рыходы 32 устройства,отказов. После контрольного считывания в регистр 4 в одном из блоков 18,например в первом, происходит поразрядное сравнение записанного и считанного слов, например, для всехМ=1, 1+Т, 1+2 Т,Если хотя бы одна пара символовХц записанного и считанного словане .совпадают, то все компоненты кодового слова Х с номерами, например,М=1, 1+Т, 1+2 Т, , инвертируютсяпутем посылки единицы с выхода соответствующего блока 18 через коммутаторы 6-8 на соответствующие входы регистра 3, Совпавшие компонентыслова не инвертируются, Эта операция выполняется параллельно всемиблоками 18, После ее завершения новое кодовое слово У=(У ,ф, гдеУ =0,1, сформированное в регистре 3,переписывается в накопитель 1 по тому же адресу. При наличии не более Тсмежных постоянных дефектов в р-разрядной ячейке памяти накопителяи отсутствии случайных сбоев при записи и считывании кодовое слово Убудет храниться без ошибок.При считывании слово У из ячейкинакопителя 1 с заданным адресомсчитывается через элементы И 15 иэлементы ИЛИ 17 в регистр 4. Одновременно считывается код "О" в трит -гер 11, После этого при подаче управляющего сигнала на элементы И 14по первым Т символам слова У осуществляется восстановление исходногослова. Для этого М-й контрольныйсимвол У =(М=1-Т) через соответстМвующий элемент И 14 группы, которыйсинхронизируется сигналом блока 22подается через элементы ИЛИ 17 навходы с номерами М, Г 1+Т, М+2 Т,регистра 4, На элементы И 14 приэтом поступает также код "1" с инверсного выхода триггера 11, ЕслиУ=1, а это имеет место, в тех случаях, когда при записи символы слова с номерами М, М+Т, М+2 Т, , былиинвертированы, то символы считанногоиз накопителя 1 слова У с этими женомерами повторно инвертируются,102030354045 Запись информации при таком способе кодирования осуществляется за два такта (запись и считывание) при отсутствии ошибок или за три такта ,запись, считывание, запись) при наличии ошибок, Считывание производится всегда за один такт,Второй способ кодирования данныхзаключается в том, что перед записьюслов в триггер 1 О с входа 23 заносится коп "1", а триггер 11 и регистрыпри этом обнулены. Исходное словопоступает через коммутатор 8 в регистр 3, При этом на каждый М-й сумматор 12 поступают символы слова сномерами М, М+Т, М+2 Т, В триггер 10 записывается код "1, Свертка соответствующих разрядов с сумматора 12 поступает на коммутатор 6,куца подается разрешающий уровень спрямого выхода триггера 1 О, Черезкоммутатор 6 и коммутатор 7 сверткапо модулю два записывается в регистр 3, а затем через коммутатор 9записывается в накопитель 1 по адресу, поступающему на вход 26,При считывании слово поступает нарегистры 4 и 5, Одновременно считывается код в триггер 1. С выходов регистра 4 символы с номерамиМ, М+Т, М+2 Т, поступают на соответствующие сумматоры 13, которыеосуществляют свертку соответствующих разрядов. Если в результатесвертки соответствующих разрядов навыходах всех сумматоров 13 полученкод "О", то это означает, что нетопьибок в считанном слове, При этомна выходе элемента ИЛ 19 и элемента И 21 также нулевой уровень, Считанное слово поступает на выход 32из регистра 4, Если в результатесвертки получен код "1" в каком-либосумматоре 3, то произошла ошибкав одном из разрядов с соответствующим номером. Высокий уровень на вызсде соответствующего сумматора 13через элемент ИЛИ 19 и элемент И 21,на который поступает разрешающий уровень с выхода триггера 11, поступаетв блок 22, где, в свою очередь, будет сформирован сигнал на выходе 29,По этому сигналу слово с выходов регистра 4 переписывается через коммутаторы 7 и 8 в регистр 3, а с негочерез коммутатор 9 - в накопитель 1по тому же адресу, но в инверсномкоде. После этого обратный код сло 3 7 В ва считывается в регистр 5, где производится поразрядное сложейие по модулю два, находившегося там пря - мого и считанного обратного кодов слова. В реэультате в регистре 5 формируется код слова с нулями в те; же разрядах, где произошел отказ, По сигналу с соответствующего сумматора 13 с инверсного выхода соответствующего разряда регистра 5. (В О разряде, где произошел отказ) через элемент И 10 и элемент ИЛИ 17 поступает код "1" на вход соответствующего разряда регистра 4, где происходит инвертирование искаженного символа, Одновременно при необходимости восстановления информадии в 1фЯЧЕ,КЕ Иэ РЕГИСтца т тЕтЕЛ КОМ УЗа -."СОПтаеиэВОДИтСЯ ЗЛИГЬ ПРЯМООКОДа ЧИСЛа В Расс-;Д-. РИВаЕКУЮ ЯтЕтКУ,ТаКИМ ОбразОМ, В раэ тГ татЕ ВЫи; 1 н"ния ттк-"-апных 1 тсис. Ви н левС Г 1 ЕОт, а 3 ЫВ . ЕСЯ ИСХОПНОЕ Г то -Вс, .; Симн плов которо 1 О 1 В.яютГя ИНСтОРМа 1 т 1 тОННИИ И ПОС.Унах.т На ВЫ - Ходы .тс,Зт 1 пись информа 1;ии грц аком способе кодирования Осуес-Вляется зл Од:ш такт работы, счит 1-Ванне при таибках - эа четыре так ГлГчитыпа - ние;:трямого хода, запись Обратного ха, Считывание обоатного кода и ЗатСЬ 1 тРЯМОт О Кот-аа ПРИ От"Вттт ОщнбСК -а От н 1 Та КТ211811 Рп гЗ актор Л. Кастран акаэ 647/57 Вдписное д. 4 атент" Филиал НИИПИ Государ по делам иэ113035, Москва Составитель В. ГордоноваТекред Л.Микеш Корректор А. Обруча Тираж 544венного комитета СССретений и открытийЖ, Раушская наб.,ород, ул, Проектная, 4.
СмотретьЗаявка
3771748, 18.07.1984
ПУШКИНСКОЕ ВЫСШЕЕ ОРДЕНА КРАСНОЙ ЗВЕЗДЫ УЧИЛИЩЕ РАДИОЭЛЕКТРОНИКИ ПРОТИВОВОЗДУШНОЙ ОБОРОНЫ
ГОРШКОВ ВИКТОР НИКОЛАЕВИЧ, МАЛЕЦКИЙ СТЕПАН ОНУФРИЕВИЧ, СОКОЛОВ АЛЕКСЕЙ АНАТОЛЬЕВИЧ, ДЕРУНОВ ВЛАДИМИР НИКОЛАЕВИЧ
МПК / Метки
МПК: G11C 29/00
Метки: запоминающее, самоконтролем
Опубликовано: 15.02.1986
Код ссылки
<a href="https://patents.su/5-1211811-zapominayushhee-ustrojjstvo-s-samokontrolem.html" target="_blank" rel="follow" title="База патентов СССР">Запоминающее устройство с самоконтролем</a>
Предыдущий патент: Устройство для диагностики памяти
Следующий патент: Динамическое запоминающее устройство
Случайный патент: Способ и наконечник для отбора проб запыленных газов, например, при контроле полноты сгорания пылевидного топлива