Оперативное запоминающее устройство с коррекцией ошибок

(19) (11) 151) СС 29/ОО ИЯ орнышев 972.тво СССРС 29/00, 198 СТ к вычислии к заредназнав систет.п. ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЭОБРЕП.НИЙ И ОТНРЫТИЙОПИСАНИЕ ИЗОБК АВТОРСКОМУ СЗИДЕТЕЛЬСТ(57) Изобретение относитстельной технике, в частнопоминающим устройствам, пченным для использованиямах контроля, управления Цель изобретения - повышение надежности устройства, Устройство содержит накопитель, блоки свертки по модулю два, регистры, группы сумматоров по модулю два, коммутаторы. При записи информации слово, подаваемое на коммутатор, разделяется на два полуслова, для каждого из которых формируется разряд четности в блоках свертки по модулю два и вместе с которыми они записываются в накопитель. При считывании информации происходит коррекция двукратной ошибки при условии, что ошибки находятся в разных полусловах. Коррекция осуществляется при помощи блоков и сумматоров по модулю два. 4 ил. табл.С:Изобретение относится к вычислительной технике в частности к запоминающим устройствам.Целью изобретения является повышение надежности устройства.На фиг.1 изображена функциональная схема предложенного устройства;на фиг.2 и 3 - функциональные схемы наиболее предпочтительных вариантов выполнения первого коммутатораи блока управления соответственно;на фиг.4 - временные диаграммы, поясняющие работу устройства.Схема включает (фиг,1) информационные 1, управляющие 2, 2 входы и информационные выходы 3 предложенного устройства.Устройство содержит первыи коммутатор 4, первый 5 и второй 6 блокисвертки по модулю два, накопительрегистры 8-11 с первого по четвертый, первый 12 и второй 13 элементыНЕРАВНОЗНАЧНОСТЬ, третий 14 и четвертый 15 блоки свертки по,модулюдва, первую 16 и вторую 17 группысумматоров по.модулю два, второйкоммутатор 18, блок 19 управления,(фиг.З) элементы ИЛИ 41-43, элементНЕ 44, сумматоры 45-46 по модулюдва, элементы И 47-49, элементы задержки 50-52 и элемент ИЛИ-НЕ 53,На фиг.4 показаны сигнал считывания на входе 2/2 устройства иуправляющие сигналы соответственнона выходах 31,28, 30, 27 и 32 блока19 управления.Устройство работает следующим образом..В начальном состоянии все регистры, 8-11 (фиг.1) обнулены (цепи гашения на фиг.1 не показаны). Записываемая информация одновременно с подачей сигнала "Запись" на вход 2 подается на входы 1 коммутатора 4 в виде И -разрядного слова, На выходе коммутатора 4 это слово разделяется на два полуслова, состоящие изЕсли при считывании зафиксирована ошибка, то на выходе хотя бы одного из блоков 14 и 15 формируется код "1". Это приводит к появлению кода "1" на выходе элемента ИЛИ 41 (фиг.З), под действием которого блокируется выдача единичного сигнала на выход 32. Элемент И 48 открывается и на выход 28 выдается единич ный сигнал. Пусть, например, ошибка зафиксирована в слове А, которое считано на регистр 8. Тогда под действием сигналов на выходе 28 и входе 21 через коммутатор 4 в накопитель 7 записывается обратный код слова А. Так как на выходе блока 15 присутствует код "0", то обратный код слова В через коммутатор 4 не проходит и в ячейке накопителя 7 остается слово В. Затем 40 4550 55 1 О 5 2 О 25 ЗО 35 П(2 разрядов каждое и обозначаемыесоответственно А и В, Далее каждоеиз полуслов А и В поступают в накопитель 7, условно разбитый на двечасти, и в блоки 5 и 6, где и анализируется на четность, Таким образомпри записи происходит занесение в накопитель 7 слова и записываются контрольные биты.Считывание начинается в моментподачи сигнала Считывание" на вход2 блока 19 фиг.З и 4 . При этомблоком 19 вырабатываются одновременно управляющие сигналы на выходах30 и 31, в результате каждое изполуслов поступает в регистры 8-11.С помощью блоков 14 и 15 производится контроль считанных полуслов . Приневыполнении контрольного соотношения на выходе соответствующего изблоков 14 или 15 присутствуеткод "1". Если же контрольные соотношения выполняются, то на выходах,блоков 14 и 15 коды "0". На выходеэлемента ИЛИ 41 (фиг.З также код"0", который закрывает элемент И 48.Одновременно на выходе элемента И47 появляется единичный сигнал,который через элемент ИЛИ 43 поступа .ет на выход 32 блока 19. На входыэлементов И 20, 20 с выходов блоков14 и 15 поступает код "0". Поэтомупри появлении единичного сигналана выходе 32 блока 19 через коммутатор 18 содержимое регистров 10 и 11передается на выход 3 устронствабез изменения,производится считывание инверсногослова А и прямого слова В на регистры 10 и 11 соответственно, прием информации в которые синхроннзируется сигналом на выходе 30 блока 19. В результате считывания прямого и обратного слов А в регистре 1 О на инверсных выходах код 1" будет в том разряде, который отказал. Этот код через соответствующий из элементов И 20 упоступает на вход сумматора 16 и инвертирует искаженный . разряд слова А. Если имеется только один отказавший разряд, то на выходе элемента НЕРАВНОЗНАЧНОСТЬ 12 код "1", Этот код поступает на вход 34 блока 19, На выходе сумматоров 45 и 46 код "О", а на выходе элемента ИЛИ-НЕ 53 код "1", поэтому на выходе 32 в этом случае формируется единичный управляющий сигнал (фиг.4), по которому через коммутатор 18 на выход 3 выдается исправленная информация. Одновременно производится запись прямого кода слова А через коммутатор 4 в накопитель 7. Аналогично производится исправление ошибки в слове В или в двух словах А и В одновременноТаким образом, предложенное устройство в отличие от известного, сохраняет работоспособность при наличии отказавших разрядов в ячейках с одинаковым адресом в двух частях накопителя 7.Зависимость работоспособности описываемого и известного устройств от характера отказа и записываемой информации для приведенного примера когда искажается слово А) показано в таблице (предполагается, что отказ приводит к искаженийслова А).Из таблицы видно, что при наличии отказавшего разряда, искажающего записанные данные, предложенное устройство работоспособно, что обеспечивает его более высокую надежность, Количество оборудования известного и предложенного устройств при этом примерно одинаковоФормула изобретенияОперативное запоминающее устройство с коррекцией ошибок, содержащее коммутаторы, блоки свертки по модулю два, накопитель и блок управ ления, причем один из входов первого 121539коммутатора являются информационнымивходами устройства, первый управляющий вход первого коммутатора подключен к первому выходу блока управления, а выходы соединены с однимииз входов накопителя и входами первого и второго блоков .свертки по модулю два, выходы. которых подключенык другим входам накопителя, выходы О третьего и четвертого блоков свертки по модулю два соединены соответственно с первым и вторым входамиблока управления, второй выход которого подключен к управляющему входу 5 второго коммутатора, о т л и ч а -ю щ е е с я тем, что, с целью повышения надежности устройства, внего введены регистры с первого почетвертый, элементы НЕРАВНОЗНАЧ НОСТЬ, группы сумматоров по модулюдва и группы элементов И, причемвходы первого и третьего регистровсоединены с одними из выходов накопителя, другие выходы которого под ключены к входам второго и четвертого регистров, прямые выходы первого регистра подключены к входамтретьего блока свертки по модулюдва и первым входам сумматоров помодулю два первой группы, вторыевходы которых соединены с выходамиэлементов И первой группы, первыевходы которых подключены к инверсным выходам третьего регистра и 35входам первого элемента НЕРАВНОЗНАЧНОСТЬ, прямые выходы второго регистра соецинены с входами четвертогоблока свертки но модулю два и первыми входами сумматоров по модулюдва второй группы, вторые входыкоторых подключены к выходам элементов И второй группы, первые входыкоторых соединены с инверснымивыходами четвертого регистра ивходами второго элемента НЕРАВНОЗНАЧНОСТЬ, прямые и инверсные выходы первого и второго регистров подключены к другим входам первогокоммутатора; второй и третий управляющие входы которого соединены соответственно с выходом третьего блокасвертки по модулю два и вторымивходами элементов И первой группы ис выходом четвертого блока сверткипо модулю два и вторыми входами элементов И второй группы, выходы сумматоров по модулю два групп подключены к входам второго коммутатора, выходы элементов НЕРАВНОЗНАЧ5НОСТЬ соединены соответственно стретьим и четвертым входами блокауправления, второй и третий выходыкоторого подключены соответственнок четвертому и пятому управляющимвходам первого регистра, четвертыйвыход 5 лока угравления соединен с 1215139 Известноеустроиство Предложенное устройство О О Работоспособно О Работоспособно О Работо- способно Работоспосо 5 но Неработо- способно Работоспособно ХарактеротказаК-горазряданакопителя(слово Л) ЗначениеК-го разрядаслова В управляющими входами третьего ичетвертого регистров, а пятый выход - с управляющими входами первого и второго регистров, пятый ишестой входы блока управления являются управляющими входами устройства,Неработо- Работоспоспособно собно21 сЗ 9 огч г 1 гг д 1 п гЮ гни гю фи Ая Фиг. ФНИИПИ Заказ 910/58 Тираж 544 Подписное Фипиал ППП "Патент", г,ужгород, ул.Проектная, 4