Запоминающее устройство с автономным контролем

(19) (11) А САНИЕ ИЗОБРЕТЕНИЯ ВМДЕТЕЛЬСТВ ГОСУДАРСТВЕННЬ 1 Й НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИИ(57) Изобретение относится к вычислительной технике и может быть использовано при изготовлении БИС ЗУ, имеющих большую площадь кристалла, а так" же в системах памяти повышенной надежности, Цель изобретения - упрощение устройства, Устройство содержитматричный накопитель с контрольнымиразрядами для записи корректирующего кода и контрольным разрядом, указывающим на то, что запись произведена в прямом или обратном коде, блоккодирования, коммутаторы регистр числа, формирователь контрольных сигналов, блок сравнения. В устройствепроизводится коррекция двукратнойошибки (двух отказавших разрядов).При этом в случае несогласованияотказов с записываемыми символамислово записывается в накопитель вобратном коде, а в случае несогласия одного разряда допускается одиночная ошибка, которая корректируется с помощью избыточного кода, 3 ил.Устройство работает следующимобразом,Рассмотрим работу устройства в трех случаях; нет отказавших разрядов; есть один отказавший разряд; 55 Изобретение относится к вычислительной технике и может быть использовано при изготовлении БИС ЗУ,имеющих большую площадь кристаЛлов,а также в системах памяти повышен ной надежности.Целью изобретения является упрощение устройства.На фиг. 1 представлена функциональная схема предложенного устройства; Она фиг. 2 и Э - функциональные схемынаиболее предпочтительных вариантоввыполнения соответственно первого ивторого коммутаторов.Схема включает (фиг, 1) информационный вход 1, адресный вход 2для определения номера разряда, адресный вход Э для определения номерастроки, управляющие входы 4-6 и информационный выход 7 Устройство содержит также дешифратор 8 адреса строк,матричный накопитель 9 с контрольными разрядами 10 для записи корректирующего кода и контрольным разрядом11, усилители 12-14 с входами 15-17, 25блок 18 кодирования, первый 19 и; второй 20 коммутаторы, регистр 21числа, регистр 22 корректирующегокода с дополнительным разрядОм 2 Э,группы элементов И 24-26 с первой 30по третью, регистр 27 контрольногокода, первый 28 и второй 29 элементы ИЛИ, формирователь ЭО контрольныхсигналов, блок Э 1 српвнения дешифратор Э 2 адреса столбцов, первый ЭЭи второй Э 4 сумматоры по модулю два,Первый коммутатор 19 содержит(фиг. 2) элементы И Э 5 и элементИЛИ Э 6. Второй коммутатор 20 (фиг. Э)содержит элементы И Э 7, Э 8 и Э 9 и 40элементы НЕ 40,Блок 18 кодирования, формирователь ЭО контрольных сигналов и блокЭ 1 сравнения могут быть выполненына основе сумматоров по модулю два, 45В предлагаемом устройстве использован корректирующий код с минимальным кодовым расстоянием, равнымтрем, и блок 8 кодирования долженбыть выполнен в соответствии с про-верочной матрицей применяемого кода,есть два отказавших разряда в ячейках накопителя 9 (фиг. 1).Первый случай (нет отказавшихразрядов). Запись информации производится следующим образом. На вход1 подается записываемый символ, ана входы 2 и Э - адрес. Вначале поадресу на входе Э производитсясчитывание строки из накопителя 9через усилители 12-14 на регистры:21-2 Э, в разряде 2 Э которого код"0". На блок 18 поступает прямойкод считанного слова, Так как отказавших разрядов нет и, следовательно, нет ошибок, то код, записанныйв регистр 27 из блока 18, и код врегистре 22 совпадают, Поэтому навсех выходах формирователя ЭО присутствует код "0", На выходе элемента ИЛИ 29 также код "0", ЭлементИ 25 закрыт и поэтому при подачесигнала на вход 6 содердимое разряда 2 Э не меняется. На выходе блока Э 1 код "0", означающий несовпадение, так как номера разрядов встроке нумеруются с первого по 1-й,где и целое число, а с выходов формирователя ЭО поступают нулевыесигналы. При подаче сигнала на вход5 элемент И 26 закрыт и поэтомутакже содержимое разряда 2 Э не меня-ется. Записываемый символ в прямомкоде через соответствующий элементИ Э 9 коммутатора 20 (фиг, Э) поступает в регистр 21, На вход блока 18передается прямой код слова и в блоке18 формируются контрольные разряды,При подаче сигнала на вход 4 содержимое регистра 21, регистра 22 разряда 2 Э записывается в накопитель 9через усилители 12-14,При считывании данных, аналогично, как и при записи, строка считывается на регистры 21-2 Э. Через одиниз элементов И Э 5 и элемент ИЛИ Эбкоммутатора 19 (фиг. 2) соответствующий разряд слова в прямом коде поступает на вход сумматора ЭЭ и затем на выход 7. Так как ошибки не было, то содержимое разряда 2 Э приподаче сигнала на. вход 6 не меняется.При появлении сигнала на входе 4производится запись строки в накопитель 9. Второй случай (например, есть один отказавший разряд). Будем считать,что отказавший разрядискажает записанный символ. Записьинформации производитсяследующим образом, Вначале производится считывание строки на регистры21-23. Через коммутатор 20 с входа1 в регистр 21 поступает прямой илиобратный код записываемого символа взависимости от содержимого разряда23. Так как имеется ошибка, то кодына выходах регистров 27 и 22 не совпадают. На выходе формирователя 30появляется код, указывающий на номер отказавшего разряда. При этом навыходе элемента ИЛИ 29 код "1" и приподаче сигнала на вход 6 элементИ 25 открывается. Код "1" черезэлемент ИЛИ 28 поступает на входывсех разрядов регистров 21 и разряда23 и содержимое этих разрядов инвертируется. С помощью блока 31 производится сравнение номера разряда,который искажен, и номера разряда встроке, в которой надо записатьновую информацию, Если эти номера несовпадают, то на выходе блока 31 код"0". При подаче сигнала на вход 5элемент И 26 закрыт и содержимоеразрядов регистра 21 и разряда 23не меняется, т.е. там остается обратный код. Это приводит к тому,что при подаче сигнала на вход 4производится запись обратного кодаслова, соответствующих контрольныхразрядов и кода "1" в разряде 23 внакопитель 9. В результате .записанный символ и характер отказаразряда совпадают и искажения словане происходит. Если же номера разрядов на входах блока 31 совпадают,то на выходе блока 31 формируетсякод "1". На выходе сумматора 34 приэтом формируется сумма на модулюдва считанного разряда и значейияразряда, который будет записан наэто место. Если они совпадают, тона выходе сумматора 34 код "0" иэлемент И 26 закрыт, Поэтому приподаче сигнала на вход 5 .содержимоеразряда 23 не меняется, т.е. тамсохраняется код "1" и, аналогично,производится запись обратного кодаслова в накопитель 9. При несовпадении считанного и записываемогоразряда на выходе сумматора 34код "1". Поэтому при подаче сигналана вход 5 элемент И 26 открываетсяи содержимое разряда регистра 21 иразряда 23 инвертируется, т.е. тамтеперь прямой код. В этом случаепри подаче сигнала на вход 4 в нако-питель 9 записан прямой код сло 25 30 писываемыми символами; характер отказа одного разряда согласован сзаписываемым символом, а характеротказа другого разряда не согласован с записываемым символом характер отказов двух разрядов несогласован с записываемыми символами.мПри первом варианте устройствоработает аналогично первому случаю 40 (отсутствие отказов), При втором варианте устройство работает аналогично второму случаю, Отличие заключается лишь в том, что после каждогосчитывания строки содержимое регист,ра 21 инвертируется. Поэтому один идругой отказавший разряд поочередно согласован с записанным символом.Однако при этом каждый раз возникаетодиночная ошибка которая корректи руется с помощью избыточного кода. 55 5 10 5 20 ва и при этом не вносится ошибка отказавшим разрядом.При считывании информации слово в инверсном коде записывается в регистр 21. По сигналу с дешифратора 32 через коммутатор 19 с инвертированием на сумматоре 33 соответствующий символ передается на выход 7. Если же отказ произошел в процессе хранения данных, то при считывании прямого кода слова с ошибкой и с "0" в разряде 23 на выходах формирователя 30 код который указывает на номер отказавшего разряда. Если номер отказавшего разряда и номер считываемого разряда на входе 2 совпадают, то на выходе блока 31 код "1", Этот код поступает на сумматор 33 и инвертируег искаженный символ. Если номер отказавшего разряда и номер считываемого разяряда на входе 2 не совпадают, то на выход 7 считанный символ передается без изменений, Аналогично устройство работает и при наличии кода "1" в разряде 23 регистра 22,Третий случай (есть два отказавших разряда). В данном случае возможны три варианта: характер отказов двух разрядов согласован с эаПри третьем варианте за счет инвертирования слова производится согласование характеров отказов двух разрядов с записываемыми символами. В дальнейшем при считывании и записи данных в строку накопителя 9 заносится обратный код слова.формула изобретенияЗапоминающее устройство с автономным контролем, содержащее матричный накопитель, адресные входы которого .подключены к выходам дешифратора адреса строк, группы усилителей, блок кодирования, выходы которого подключены к первым входам элементов И группы и входам регистра контрольного кода, выходы которого соединены с одним из входов формирователя контрольных сигналов, регистр числа, регистр корректирующего кода, первый сумматор по модулю два, дешифратор адреса столбцов и первый элемент ИЛИ, причем один из входов и выходов усилителей первой группы и один из усилителей второй группы подключены соответственно к числовым и к одним из контрольных выходов и входов матричного накопителя, а другие входы, и выходы соединены соответственно с одними из выходов и входом регистра числа и с вьгодами и входами первой группы регистра корректирующего кода, выходы второй группы которого подключены к другим входам формиро, вателя контрольных сигналов, одни из выходов регистра числа соединены с входами блока кодирования, другие входы усилителей второй группы подключены к выходам элементов И группы, вторые входы которых являются первым управляющим входом устройства, о т - л и ч а ю щ е е с я тем, что, с целью упрощения устройства, в него введены второй сумматор по модулю два, коммутаторы, блок сравнения, элементы И и второй элемент ИЛИ, причем выходы первого и второго элементов И подключены к входам первого элемента ИЛИ, первый вход перво 25140 ьго элемента И соединен с выходомвторого элемента ИЛИ, входы которого подключены к выходам формирователя контрольных сигналов и однимиз входов блока сравнения, другиевходы которого соединены с входамидешифратора адреса столбцов, выходыкоторого подключены к одним извходов первого и второго коммутато ров, выход блока сравнения подключенк первым входам первого сумматорапо модулю два и второго элемента И,второй вход которого соединен с выходом второго сумматора по модулю 15 два, первый вход которого и второйвход первого сумматора по модулюдва подключены к выходу первогокоммутатора, другие входы которогосоединены с другими выходами регист ра числа, другие входы которогоподключены к выходам второго коммутатора, другие входы которого соединены соответственно с вторым входом второго сумматора по модулю дваи с третьим входом первого сумматора по модулю два и первым выходомрегистра корректирующего кода, первый вход которого подключен к выходу первого элемента ИЛИ, а вторые 30 вход и выход соединены с одними извыходов и входов другого усилителявторой группы, другие вход и выходкоторого подключены к другим контрольным выходу и входу матричногонакопителя, выход первого и второйвход второго сумматоров по модулюдва являются соответственно информационным выходом и входом устройства, вторым и третьим управляющими 10 входами которого являются соответственно второй вход первого и третий вход второго элементов И.