Запоминающее устройство с самоконтролем

,ЯО 1203600 БЛИК 511 4 С 11 С 29/00 ОПИСАНИЕ ИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ. А, Корныше механика, 1974,7,ьство СССР 29/00, 1976 ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ(54) (57) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО С САМОКОНТРОЛЕМ, содержащее регистр адреса, входы которого являются адресными входами устройства, а выходы соединены с адресными входами накопителя, информационные входы и выходы которого подключены соответственно к выходам и входам первой группы блока коррекции, регистр числа, входы и выходы первой группы которого соединены соответственно с выходами и входами второй, группы блока коррекции, а входы и выходы второй группы являются информационными входами и выходами устройства, управляющие входы накопителя, регистра адреса, регистра числа и блока коррекции подключены к соответствующим выходам блока управления, первый и второй входы которого являются первым и вторым управляющими входами устройства, а третий вход блока управления соединен с выходами блока анализа ошибок, отличающееся тем, что, с целью повышения быстродействия, в него введены ассоциативный накопитель, первый и второй элементы И и элемент НЕ, причем информационные входы ассоциативного накопителя подключены к адресным входам устройства, вход записи соединен с выходом второго элемента И, а выход подключен к второму входу Первого элемента И и к третьему входу второго элемента И, первый вход которого соеФ динен с выходом элемента НЕ, а второй вход подключен к управляющему /фью выходу блока коррекции и к первому вхо- %ф Ф ду первого элемента И, выход которого соединен с входом блока анализа ошибок, вход элемента НЕ и вход блока анализа ошибок являются третьим управляющим входом устройства. ей1203600 Изобретение относится к автоматике и вычислительной технике, в частности к запоминающим устройствам.Цель изобретенияповышение быстродействия устройства.На чертеже приведена структурная схема запоминающего устройства с самоконтролем.Устройство содержит регистр 1 адреса. накопитель 2, блок 3 коррекции, регистр 4 числа, блок 5 управления, блок 6 анализа ошибок, имеющий формирователь 7 сигналов временной диаграммы, счетчик 8 реверсивного типа, первый 9 и второй 10 элементы И, первый 11 и второй 12 элементы ИЛИ и элемент И-НЕ 3. Блок 5 управления содержит формирователь 14 синхросигналов, коммутатор 15, триггер 16, счетчик 17, элемент И 18, формирователь 19 управляюгцих сигналов, первый управляющий вход 20 выборки и второй управляющий вход 21 режима записи. Блок 6 анализа ошибок имеет выход 22 и вход 23. Кроме того, устройство содержит ассоциативный накопитель 24, первый 25 и второй 26 элементы И, элемент НЕ 27 и третий управляющий вход 28 устройства.Запоминающее устройство работает следуюгцим образом.В режиме заполнения ассоциативного накопителя (контроля) на управляющий вход 28 устройства подается низкий уровень сигнала, т.е. логический 0. В запоминаюгцем устройстве производится проверка работоспособности ячеек памяти.Блок 6 анализа ошибок не функционирует, так как нулевой управляющий сигнал подан на входы элементов И 9 и 10.Сигнал с выхода элемента НЕ 2, равный логической 1, поступает на один из входов элемента И 26.На адресные входы устройства поступает код адреса ячейки памяти накопителя 2, на информационные входы устройства - код записываемого числа (для контроля ячейки), а на вход 21 -- сигнал, соответствующий режиму записи. По сигналу выборки, поступаюгцему на вход 20 устройства, блок 5 формирует последовательность управляющих сигналов в соответствии с временной диаграммой записи. Код адреса поступает на вход ассоциативного накопителя 24 и записывается в регистр 1 адреса, с выхода которого передается на адресные входы на. копителя 2. Код числа заисывается в регистр 4 и с его выхода поступает на вход блока 3 коррекции, который осуществляет кодирование информации в соответствии с выбранным избыточным кодом. Избьггоч",ый код числа с выхода блока 3 поступает па информационные входы накопителя 2 и записывается в выбранную ячейку.Формирование управляющих сигналов блоком 5 в соответствии с временной диаг. раммой режима работы устройства производится следующим образом. 5 10 5 20 25 .30 35 40 45 50 55 2С выходов формирователя 14 синхросигналов сигналы различной частоты поступают на информационные входы коммутатора 15, на управляющий вход которого подается код управления с выходов 22 блока 6 анализа ошибок. В начальном состоянии на вход управления коммутатора 15 поступают синхросигналы максимальной частоты с первого выхода формирователя 14. Сигналом выборки, поступающим с входа 20 устройства на вход установки 1 триггера 16, производится запись в него единичной информации. Разрешаюший потенциал с единичного выхода триггера 16 подается на второй вход элемента И 18, разрешая прохождение синхросигналов с выхода коммутатора 15 на вход счетчика 17, который производит деление частоты поступающих на его вход синхросигналов. С выходов счетчика 7 сигналы подаются на первые входы формирователя 19, на второй вход которого поступает сигнал с входа 21 устройства. На выходах формирователя 19 формируются управляюшие сигналы в соответствии с временной диаграммой цикла работы, По окончании цикла работы с второго выхода формирователя 19 на вход установки 0 триггера 16 поступает сигнал Конец цикла и устанавливает его в начальное состояние, 11 ри этом на второй вход элемента И 18 подается потенциал с единичного выхода триггера 16, запрещающий прохождение синхросигналов на вход счетчика 17. На этом цикл раооты устройства заканчивается.Блок 5 управления позволяет менять временную диаграмму цикла работы устройства. При изменении управляющего кода, поступающего с выходов 22 блока 6 анализа ошибок на управлякцций вход коммутатора 15, например, на единицу, на вход счетчика 17 поступают синхросигналы более низкой частоты с второго выхода формирователя 14, что приводит к увеличению времени цикла работы устройства. В режиме заполнения ассоциативного накопителя (контроля) в счетчике 8 код не меняется. Следовательно, частота . управляющих сигналов также че меняется и должна быть выбрана такой, чтобы устройство работало устойчиво, т. е. не возникали ошибки из-за сбоев.11 ри считывании в режиме заполнения ассоциативного накопителя код адреса записывается з регистрадреса и поступает на вход ассоциативного накопителя 24. С выхода регистраадреса код адреса поступает на адресные входы накопителя 2, из выбранной ячейки памяти которого произв; хптся читывание информации. Считанный избыточный код числа поступает на вход блока 3, где производится его декодирование. При обнаружении ошибки в считанной информации сигнал с соответствуюшего выхода блока 3 поступает на входы элементов И 25 и 26. Если адрес, по которому происходит считывание ошибочной информа1203600 1 О 20 25 35 40 Составитель О. Исаев Редактор О. Головац Техред И. Верес Корректор Е. Рошко Заказ 8425/56 Тираж 583 Поз,иисное ВгИИПИ Государственного комитета СССР по делам изобретений н открытий 113035, Москва, Ж - 35, Раушская наб., д. 4,5 Филиал ППП Патент, г. Ужгород, ул. Проектная, 4ции, отсутствует в ассоциативном накопителе 24, то с его выхода поступает разрешающий сигнал на элементы И 25 и 26, причем единичный сигнал с выхода элемента И 26 разрешает запоминание данного адреса в ассоциативном накопителе 24. Таким образом, в режиме заполнения ассоциативного накопителя выявляются адреса отказавших ячеек, которые запоминаются в ассоциативном накопителе 24.В рабочем режиме на управляюций вход 28 устройства подается высокий уровень.В режиме считывания устройство работает следующим образом.Код адреса считываемого числа поступает на вход регистра 1 адреса и на вход ассоциативного накопителя 24. С выхода регистра 1 адреса код адреса поступает на адресные входы накопителя 2, из выбранной ячейки памяти которого производится считывание информации. Считанный избыточный код числа поступает на вход блока 3, где производится декодирование. Далее с выхода блока 3 код числа поступает на вход регистра 4, записывается в него и выдается на информационные выходы устройства.Факт обнаружения ошибки в считанной информации устанавливается блоком 3. При этом сигнал поступает на один из входов элемента И 25. На другой вход элемента И 25 поступает сигнал с выхода ассоциативного накопителя 24, высокий уровенькоторого означает, что в ассоциативном накопителе нет адреса ячейки, по которому происходит считывание, т. е. происходит сбой. Таким образом, факт обнаружения сбоя информации означает наличие высокого уровня сигнала на выходе элемента И 25. Данный сигнал поступает на вход 23 и разрешает работу блока 6 анализа обшибок, который функционирует следующим образом. В исходном состоянии нулевой код управления с выхода счетчика 8 поступает на вход элемента И-НЕ 13, разрешающий потенциал с выхода которого поступает на третий вход элемента И 9. На вторые входы элементов И 9 и 10 поступает высокий уровень сигнала с входа 28. При обнаружении сбоя сигнал с входа 23 блока 6 анализа ошибок через первый вход элемента И 9 поступает на вход Сложение счетчика 8 и увеличивает его содержимое на единицу, что приводит к увеличению времени цикла работы устройства. Сигнал с входа 23 блока 6 анализа ошибок через элемент ИЛИ 11 поступает также на установочный вход формирователя 7, который предназначен для задания допустимого Времени наработки на ошибку. С момента поступления этого сигнала через заданное допустимое время с выхода формирователя 7 на Вход Вычитание счетцикз 8 постпает сигнз,1, который на единицу уменьшает его солерхимое, цто 1 риВОЛит к уме 1 ь 11 ению цик.3 рз)оты у с 1. ройства. Сигнал с Выхолз формирователя 7 через элевСнт И 1 И 11 поступает также на его установочньй вход, задавая новый цикл отсчета времени.Б случае отсутствия сбоев в каждом цикле Отсчета Вре 1 ени 11 роисходит уменьение на е,иницх со:1 свжимого сцтцикз 8.В случае обнаружения сбоев в каждом цикле отсчета вре е 1 и формирователем 7 проис холит увеличение содержимо 1 о счетчика 8.Б случае последовательного поступления сигналов на вхол Сложение и на вход Выц 1 ггание счетчик находится в динамиче ком равновесии.В случае отсутствия сбоев на Выходе счетчика 8 церез некоторое время устанавливается нулеьое знацение кола управления.11 ри госту;ленни нз его вход Выцитанис еще одного сигЗла с выхолз формирователя 7 значение кода управления изменяется на елиничное, цто приводит к максимальному увеличению врезени цикла работы устройства. Во избежание этого при нулевом коле у ПРЗВ ЗЕНИЯ 110 ТЕ 11 инал С ВЫХОДЯ ЭЛЕМЕНТЗ ИЛИ2 поступает на третий вход элемента И 10 и за 1;ренает прохожление сигнала с выхода формирователя 7 нз вхол сцетцика 8.В случае обнаружения в каждом цикле отсчета времени более одной ошибки на выходе счетчика 8 церез некоторое время устанавливается единичное значение кола управления. При поступлении еще олного сигнала обнаружения сбоя на выходе сцетчикя 8 устанавливается нулевое значение кода управления, цто приводит к максимальному уменьшени 1 о цикла работы устройства, а следовательно, и появленикэ новых сбоев. Во избежание этого при единичном коле управления потенциал с выхода элемента И-НЕ 13 поступает нз третий вход элемента И 9 и запрещает прохожление сигнала обнаружения сбоя с входа 23 блока 6 на вход Сложение счетчика 8.Таким образом, в зависимости 1 олько от частоты сбоев фрмируется управляюций код с выхода 22 олокя 6 анализа ошибок. Ошибки, вызванные отказами элементов. 1 ри этом не влияют на частоту уиравл 1 юцих сигналов.