Запоминающее устройство с коррекцией информации

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИН 9) (И) ш 4 6 11 С 29/ОО ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙОПИСАНИЕ ИЗОБРЕТЕК АВТОРСКОМУ( СВИДЕТЕЛЬСТВУ А. лоэн Н,яющих ош 7т. 54, Ф 9,ОИСТВО итс солее конкретнающим устроидля использо(21) 3756159/24-24(54) ЗАПОМИНАЮЩЕЕ УСТРЕКЦИЕИ ИНФОРМАЦИИ(57) Изобретение отнолительной технике, ано - к цифровым запомиствам, предназначенным вания в универсальных специализированных и управляющих ЭВМ, в системахсбора и обработки информации, в различных системах контроля, управленияи т.д. Цель изобретения - упрощениеустройства. Устройство содержит накопитель из числовых и разрядных шин,в перекрестиях которых установленыдиодные запоминающие элементы, коммутаторы, регистры, элементы ИСКЛЮЧАЮЩЕЕ ИЛИ, блок контроля на четность.В устройстве при считывании осуществляется коррекция выходной информации, если искажение последней вызвано неисправностью разрядных шин.1 ил.Изобретение относится к вычислительной технике, а более конкретно к цифровым запоминающим устройствам, предназначенным для использования в универсальных, специализированных счетных управляющих ЭВМ, в системах сбора и обработки информации, в различных системах контроля, управления и т.д.Цель изобретения - упрощение устройства.На чертеже изображена структурная схема запоминающего устройства с коррекцией информации.Устройство содержит накопитель 1, дешифратор 2 разрядных шин, дешифратор 3 числовых шин, блок 4 формирования адресных сигналов, имеющий выходы 5, Накопитель 1, в свою очередь, содержит числовые 6 и разрядные 7 шины, в перекрестиях которых установлены диодные запоминающие элементы 8. Устройство также содержит генератор 9 тактовых импульсов, коммутаторы 10, регистры 11, элементы 12 ИСКЛЮЧА 1 ОЩЕЕ ИЛИ, блок 13 контроля на четность.Запоминающее устройство (ЗУ) работает следующим образом.При обращении к ЗУ в первую очередь возбуждаются разрядные шины 7 накопителя 1, соответствующие адресным сигналам А -А , поступившим в ЗУ. На возбужденных разрядных шинах устанавливается потенциал логической "1". На возбужденных отказавших разрядных щинах потенциал логической "1" не устанавливается. В соответствии с потенциалом на возбужденных шинах 6 регистры 11 устанавливаются через коммутаторы 1 О в одно из двух состояний: логической "1", соответствующее логической "1"на шине 6 (шина исправна), либо логической "1", соответствующее логическому 0" на шине 6 (шина неисправна). После возбуждения одной числовой шины в соответствии с адресным сигналом А -А , т.е.перехода ее из состояния логической "1" в состояниелогического "0", в зависимости от информации, записанной в запоминающих элементах 8, на разрядных шинах 7 устанавливаются либо логическая "1", либо логический "0", В это время управляющий сигнал, посту-10 рованном виде. 15 В противном случае инвертирования не происходит Если слово четное, происходит.Формула 20 30 35 40 45 50 55 лающий из генератора 9, переводит коммутаторы 10 в другое состояние.Слово, считанное с запоминающих элементов 8 накопителя 1, проверяется на четкость в блоке 13 и, если слово нечетно, то на выходах регистров 11 появляются сигналы логичес" кой "1" либо логического "0" в зависимости от их состояния, Если с выхода регистра 11 на вход элемента 12 поступает логическая "1", то разряд, считанный из накопителя, поступа т на выход элемента 12 в инвертито на выходах регистров 11 все логические "0" и инвертирования не изобретения Запоминающее устройство с коррекцией информации, содержащее накопитель, дешифратор разрядных шин, дешифратор числовых шин, блок формирования адресных сигналов, блок контроля на четность, элементы ИСКЛЮЧАЮЩЕЕ ИЛИ, выходы которых являются информационными выходами устройства, причемадресные входы накопителя подключенысоответственно к выходам дешифраторовразрядных и числовых шин, входы которых соединены с выходами блока формирования адресных сигналов, входыкоторого являются адресными входамиустройства, о т л и ч а ю щ е е с ятем, что, с целью упрощения устройства, в него введены коммутаторы,регистры и генератор тактовых импульсов, вход которого является управляющим входом устройства, один иэ выходов подключен к управляющему входудешифратора числовых шин, а другойвыход генератора тактовых импульсовсоединен с управляющими входами коммутаторов, информационные входы которых подключены к выходам накопите"ля, одни из выходов коммутаторовсоединены с входами блока контроля начетность и первыми входами элементовИСКЛЮЧАЮЩЕЕ ИЛИ, вторые входы которыхподключены к выходам регистров, информационные входы которых соединеныс другими вь ходами коммутаторов, управляющие входы коммутаторов соединеныс выходом блока контроля на четность.1215137 Составитель В. Рудаков.Гулько Техред ЛМикеш Корректор А. Зимокосов Редакт Заказ 91 ВП сное 113 Патент", г, Ужгород, ул. Проектная, 4 Филиал 8 Тираж 544 КИПИ Государственногоделам изобретений и Иосква, Ж, Раушс митета СССРткрытийя наб д. 4/5