Постоянное запоминающее устройство с обнаружением и исправлением ошибок

СОЮЗ СО 8 ЕТСНИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 9) О 4(51) С 11 0 ОПИСАНИЕ ИЗОБРЕТЕНК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ В.ПРае Самокорректройства1975, с198077-78.У 1 МИНАЮЩЕЕМ И ИСПРАВ- е основные дополнительяти, блок де. й группыдами основков постояними входами ГОСУДАРСТ 8 ЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИ 4(54)(57) ПОСТОЯННОЕ ЗАПО УСТРОЙСТВО С ОБНАРУЖЕНИЕ ЛЕНИЕМ ОШИБОК, содержаще ,блоки постоянной памяти, ные блоки постоянной пам кодирования, входы перво которого соединены с вхо ных и дополнительных бло ной памяти и являются од устройства, выходы блока декодиро ния являются выходами устройства, о тл и ч а ю щ е е с я тем, что с целью повышения надежности устроиства, в него введены элементы И,элементы ИЛИ и дешифратор, входыкоторого являются другими входамиустройства и соединены с входами второй группы блока декодирования, выходы блоков постоянной памяти соединены с первыми входами элементов И,вторые входы которых подключены к выходам дешифратора, выходы элементов И соединены с входами элементов ИЛИ, причем выходы элементов ИЛИосновных блоков постоянной памятисоединены с входами третьей группыблока декодирования, входы четвертойгруппы которого подключены к выходамэлементов ИЛИ дополнительных блоковпостоянной памяти.Изобретение относится к цифровой вычислительной технике и.может быть использовано в устройствах постоянной памяти на полупроводниковых микросхемах. 5Известны цифровые устройства с контролем, использующие корректирующие коды, содержащие основные блоки памяти, дополнительные блоки памяти и декодирующее устройство 11. 1 ОНедостатком данных устройств является отсутствие воэможности коррекции ошибок высокой кратности.Наиболее близким к предлагаемому является запоминающее устройство (ЗУ) 15 с обнаружением и исправлением ошибок, содержащее основные блоки постоянной памяти, дополнительные блоки постоянной памяти, блок декодирования, выходы которого являются выходами уст ройства, а входы соединены с входами и выходами блоков памяти и являются входами устройства2.Недостаток указанного устройства состоит в том, что оно способно г 5 корректировать ошибки только низкой кратности (исправлять одиночные и обнаруживать двухкратные ошибки)Таким образом, область примененчя ЗУ распространяется только на устройст ва памяти, вероятность появления многократных ошибок в которых несоизмеримо мала по сравнению с ошибками однократными.Цель изобретения - повшшение на 35 дежности устройства за счет перевода многократных ошибок в класс однократных.Поставленная цель достигается тем, что в постоянное запоминающее ф устройство с обнаружением и исправлением ошибок, содержащее основные блоки постоянной памяти, дополнительные блоки постоянной памяти, блок декодирования, входы первой группы 45 которого соединены с входами основных и дополнительных блоков постоянной памяти и являются одними входами устройства, выходы олока декодирования являются выходами устройства, 50 введены элементы И, элементы ИЛИ и дешифратор, входы которого являются другими входами устройства и соединены с входами второй группы блока декодирования, выходы блоков посто янной памяти соединены с первыми входами элементов И, вторые. входы которых подключены к выходам дешифратора, выходы элементов И соединены с входами элементов ИЛИ, причем выходы элементов ИЛИ основных блоков постоянной памяти соединены с входами третьей группы блока декодиро-, вания, входы четвертой группы которого подключены к выходам элементов ИЛИ дополнительных блоков посто янной памяти.На чертеже приведена блок-схема предлагаемого устройства.Устройство содержит основные блоки 1 постоянной памяти, дополнительные .блоки 2 постоянной памяти, блок 3 декодирования, дешифратор 4, элементы И 5 и 6, элементы ИЛИ 7 и 8,Блоки 1 предназначены для хранения основной информации, блоки 2 для хранения контрольной информации.Блоки 1 и 2 выполнены на полупроводниковых многоразрядных микросхемах памяти. Хотя каждый блок 1 или 2 является многовыходным (К - число выходов), однако на этапе записи ос" новной или дополнительной информации в каждый из них записывается информация лишь об одном разряде с увеличением числа адресов в К раэ, поэтому при отказе всего кристалла микросхемы поражается только один разряд информации.Блок 3 декодирования предназначен для генерации контрольных разрядов основной информации при считывании из памяти, для сравнения их с контрольными разрядами, считанными из дополнительной памяти, для коррекции одиночных ошибок и индикации наличия двухкратных ошибок.Входы блоков памяти являются младшими разрядами адреса устройства.Дешифратор 4, входами которого являются старшие разряды адреса устройства, элементы И 5 и 6, элементы ИЛИ 7 и 8 мультиплексируют информацию с выходов блоков 1 и 2 памяти на входы блока 3 декодирования.Устройство .работает следующим образом. По адресу, установленному на первых входах устройства (младшие разряды адреса), с блоков 1 и 2 происходит считывание основной и контроль. ной информации по всем их выходам. Эта информация поступает на первые входы элементов И 5 и 6. Адрес, установленный на вторых входах устройст3 11428 ва (старшие разряды адреса), дешифрируются на одном из выходов дешифратора 4 и открывает элементы И 5 и 6 по их вторым входам. Информация с выходов блоков 1 и 2 через открытые элементы И 5 и 6, через элементы ИЛИ 7 и 8 поступает на входы третьей и четвертой групп блока 3 декодирования. На входы первой и второй групп блока декодирования посту О пает информация мпадших и старших разрядов адреса.По правилам, в соответствии с примененным корректирующим. кодом, блок Э декодирования осуществляет 1 свертку информации, сравнивает результат свертки с контрольной информацией, считанной с дополнительных блоков постоянной памяти, вырабатывает сигнал обнаружения ошибки 20 в случае ее наличия и осуществляет коррекцию однократной ошибки по результату сравнения свертки и контролькой информации.При изменении адреса только 25 в младших разрядах устройства считанная информация проходит на вход блока 3 через те же открытые элемен-. ты И 5 и 6. При изменении адреса 62 4в старших разрядах устройства дешифратор 4 открывает другие элементы И 5 и 6, в зависимости от возбужденного выхода дешифратора, и информация с других входов блоков памяти через эти элементы поступает на вход блока 3. За время перебора всех адресов старших разрядов все выходы блоков памяти через элементы И 5 и 6 и элементы ИЛИ 7 и 8 подключаются к входам блока 3.При наличии многократных отказов, связанных с выходом из строя всего кристалла (ошибка на всех выходах микросхемы), ошибка проявляется лишь на одном входе блока декодирования, который способен ее скорректировать.Таким образом, введение в устройство дешиФратора 4,. элементов И 5 и 6, элементов ИЛИ 7 й 8 позволяет трансформировать многократные отказы на выходах многоразрядных микросхем памяти в однократные отказы на вхо- дах блока декодирования.Изобретение обеспечивает повышение надежности работы устройства памяти за счет коррекции ошибок лв бой кратности внутри одной микросхемы е"Патент", г.ужгород, ул.Проектна 43 Тираж 584НИИПИ Государственного комипо делам изобретений113035, Москва, Ж, Раушская Подписноета СССРоткрытийаб., д. 4/5