Запоминающее устройство с коррекцией групповых ошибок

СОЮЗ СОВЕТСНИХСОЦИАЛ ИСТИЧЕСНИХРЕСПУБЛИК 4(51) 6 11 С 29/00 ПИСАНИЕ ИЗОБРЕ АВТОРСКОМУ СВИДЕТЕЛЬСТВУ серж-. и по ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЦТИ(56) 1, Авторское свидетельство СССРР 955207, кл, С 11 С 29/00, 1980.2. Авторское свидетельство СССРпо заявке У 3556314/24,кл.,С 11 С 29/00, 1982 (прототип),держащее накопители, элемент задки, коммутатор, первый элемент И,элементы НЕРАВНОЗНАЧНОСТЬ, первуюгруппу элементов И и блок коррекции,содержащий первый регистр, первуюи вторую группы сумматоров по модулюдва группы элементов И с второ"четвертую, сумматоры по модулю двас первого по третий, компараторы,первый элемент ИЛИ и первый элементИЛИ-НЕ,.причем информационные выходыпервого регистра соединены с информационными входами накопителей, ин-формационные выходы первого регистрасоединены с одними из входов сумматоров по модулю два групп, другиевходы поключены к выходам элементов И второй группы, первые входыкоторых и входы первого и второгосумматоров по модулю два соединеныс контрольными выходами первого ре"гистра, контрольные входы которогоподключены к выходам элементов Итретьей группы и контрольным выходам накопителей, первые входы одних из элементов И третьей группысоединены с выходами сумматоров помодулю два групп,первый вход другого элемента И третьей группы соединен с выходом третьего сумматора .по модулю два, входы которого поклю" чены к выходам сумматоров по модулю два первой группы, вторые входы эле" ментов И второй группы соединены с .входами признака считывания накопителей, с управляющим входом коммутатора и одним из входов первого элемента И, вторые входы элементов И третьей группы соединены с входами признака записи накопителей, одни из входов компараторов, первые входы элементов И четвертой группы и однииз входов первого элемента ИЛИ соединены соответственно с выходами сумматоров но модулю два первой группы и с выходом первого сумматора по модулю два, выходы сумматоров по модугпо два второй группы и выход второго сумматора по модулю два подключены к вторым входам элементов И четвертой группы, другим входам первого элемента ИЛИ и другим входам компараторов, выходы которьп соедииены с входами первого элемента ИЛИНЕ, выходы элементов И четвертой группы соединены с первыми входами элементов НЕРАВНОЗНАЧНОСТЬ, вторые входы которых соединены с информационными выходами накопителей и являются информационными входами уст.-".ройства, выход первого элемента И соединен с первыми входами элементов И первой группы, вторые входы которых соединены с выходами элементов НЕРАВНОЗНАЧНОСТЬ, а выходы явпяются инфор-. мационными выходами устройства, вход элемента задержкиявляется входомзапуска устройства, первый выход элемента задержки соединен с первьыбб 88 70 71 73 74 75 76 77 78 7 У ОО ТО 27 32 16 17 18 21 ТОЮ У 112 Фиг 1 42 44 46 47 48 4 У 5 О 5 Т 52 53 54 55 56 57 58 5 У бО 1 62 63 64 65 66 82 83 84 85 бб б бб УЯ РОО ТОТ ТО 1 ОУ ТО 4 ТО 5 ТОб 187 42 47 52 52 5 45 48 53 62 63 44 4 У 61 54 45 бО 5 55 Уб бб 51 514 информационным входом коммутатора, второй - с входами синхронизации накопителей; третий - с вторым информационным входом коммутатора, четвертый - с другим входом первого элЬ- мента И, а пятый выход является одним из управляющих выходов устройства, выход коммутатора соединен с управляющим входом первого регистра, о т л и ч а ю щ е е с я тем, что, с целью повышения надежности устройства, в него введенй второй регистр, мажоритарный элемент, элементы НЕ с первого по третий, второй и третий элементы И,второй элемент ИЛИ-НЕ, второй элемент ИЛИ, группы элементов И с пятой по седьмую, группа элементов ИЛИги четвертый сумматор по модулю два, причем одни из входов второго регистра соединены с выходами компараторов и входами мажо" ритарного элемента, выход которого соединен .с входом первого элемента НЕ и первым входом второго элемента И, второй вход которого соединен с выходом первого элемента ИЛИ, третий - с выходом второго элемента .ИЛИ-НЕ, а выход - с первым входом второго элемента ИЛИ, вход второго элемента НЕ соединен с выходом первого элемента ИЛИ-НЕ, выход второго элемента НЕ соединен с первым вхо 453дом третьего элемента И, второй входкоторого соединен с выходом первогоэлемента НЕ, а третий " с выходомпервого элемента И,.выход третьего,элемента И соединен с другим входомвторого регистра, выходы которогосоединены с входами второго элемента ИЛИ-НЕ, первые входы элементовИ пятой группы и вход третьего эле,мента НЕ, вторые входы элементов Ипятой группы являются другими управляющими входами устройства, выходтретьего элемента НЕ соединен с первыми входами элементов И шестой иседьмой групп, выходы второго реги-,стра соединены с вторыми входами элементов И шестой группы, третьи вхо-.ды которых соединены с выходом мажоритарного элемента, вторые входы эле.ментов И седьмой группы соединены свыходом первого элемента НЕ, атретьи - с выходами компараторов,выходы элементов И пятой, шестой иседьмой групп соединены с входами.элементов ИЛИ группы, выходы которыхсоединены с третьими входами элементов И четвертой группы, выходпервого элемента ИЛИ-НЕ соединен с вторымвходом второго элемента ИЛИ, входы;четвертого сумматора по модулюдва соединены с входами компататоров.Изобретение относится к вычислительной технике, в частности к запоминающим устройствам ЗУ), и можетбыть использовано для построения высоконадежных блоков памяти с возможностью ремонта накопителя в процессе решения задачи.Известно ЗУ с коррекцией группо" ф вых ошибок, содержащее блоки интерфейсного сопряжения, соединенные с 1 Облоком коррекции, и группы накопителей, адресные входы которых подключены к адресным выходам блоковинтерфейсного сопряжения, логическийблок, входы которого подключены к 15одним из выходов блоков интерфейсногосопряжения, выходы соединены с вхо-дами блока коррекции, одними извходов блоков интерфейсного сопряжения и управляющими входами накопителей, а информационные входы накопителей каждой группы подключены к одноименной группе выходов блока коррекции Г 13 Для исправления ошибок в этом ЗУ используется двумерный итеративный код, с помощью которого возможна коррекция одиночных и групповых оши-. бок, расположенных в одной диагонали матрицы кодового слова. Разряды каждой диагонали записываются в отдельный накопитель, что позволяет сохранить работоспособность ЗУ при изъятии одного из накопителей ля ремонта .или замены, Недостатком данного устройства является невозможность произвольного выбора информа1141453 3ционной емкости ЗУ из-за ее зависимости от длины кодового слова большого числа накопителей.Наиболее близким техническим решением к изобретению является ЗУ скоррекцией групповых ошибок, содержащее накопители, блок коррекции,элемент задержки, коммутатор, элемент И, элемента НЕРАВНОЗНАЧНОСТЬ.и группу элементов И, причем информа Оционные и контрольные выходы наКопителей соединены соответственно синформационными и контрольными входами блока коррекции, входы синхронизации накопителей подключены к 15первому выходу элемента задержки,второй выход и Вход которого являются соответственно управляющим выходом и входом запуска устройства,первый и второй входы коммутаторасоединены соответственно с третьими четвертым выходами элемента задержки, пятый выход которого соединен с первым входом элемента И,одни из выходов блока коррекции подключены к первым входам соответствующих элементов НЕРАВНОЗНАЧНОСТЬ,вторые входы которых соединены синформационными выходами накопителей,выход первого элемента И подключенк первым входам элементов И группы, вторые входы которых соединены с выходами элементов НЕРАВНОЗНАЧНОСТЬ, а выходы являются информационными выходами устройства, управляющий вход блока коррекции подключен к выходу коммутатора, а другие выходы блока коррекции являютсяконтрольными выходами устройства 2В режиме "Запись" слово данных40поступает на вход блока коррекции,который формирует контрольные разряды двумерного итеративного кодапосле чего сформированное кодовоеслово записывается в накопитель.,В режиме "Чтение" считанное кодовое слово поступает в блок коррекции, который определяет наличиеошибки в одном из накопителей и вы-дает позиции ошибок неверно считанных разрядов. Исправление ошибокпроисходит на элементах НЕРАВНОЗНАЧНОСТЬ. Затем через группу элементов И исправленное слово данных поступает на выход устройства.Недостаток устройства заключается в том, что оно не в состоянииобнаружить и скорректировать ошибку, которая возникает при полном выходе из строя одного из накопителей, что приводит к снижению надежности ЗУ.Цель изобретения - повышение надежности устройства.Указанная цель достигается тем, что в ЗУ с коррекцией групповых ошибок, содержащее накопители, элемент задержки, первый элемент И, элементы НЕРАВНОЗНАЧНОСТЬ, первую. группу элементов И и блок коррекции, содержащий первый регистр, первую и вторую группы сумматоров по модулю два, группы элементов И с второй по четвертую, сумматоры по модулю два с первого по третий, компарато-. ры, первый элемент ИЛИ и первый элемент ИЛИ-НЕ, причем информационные входы первого регистра соединены с информационными входами накопителей, информационные выходы первого регистра соединены с одними иэ входов сумматоров по модулю два групп, другие входы подключены к выходам элементов И второй группы, первые входы которых и входы первого и второго сумматоров по модулю два соединены с контрольными выходами первого регистра, контрольные входы которогб подключены к выходам элементов И третьей группы и контрольным выходам накопителей, первые входы одних из элементов И третьей группы соединены с выходами сумматоров по модулю два групп, первый вход другого элемента И третьей группы соединен с выходом третьего сумматора по модулю два, входы которого подключены к выходам сумматоров по модулю два первой группы, вторые входы элементов И второй группы соединены с входами признака считывания накопителей, с управляющим входом коммутатора и одним из входов первого элемента И, вторые входы элементов И третьей группы соединены с входами признака записи накопителей, одни из входов компараторов, первые входы элементов И четвертой группы и одни из входов первого элемента ИЛИ соединены соответственно с выходами сумматоров по модулю два первой группы и с выходом первого сумматора по модулю два, выходы сумматоров по модулю два второй группы и выхоц второго сумматора по модулю два подКлючены к вторым входам элементов И четвертой группы, другим входам первого элемента ИЛИ и другим вхо 1141453дам компараторов, выходы которых соединены с входами первого элемента ИЛИ-НЕ, выходы элементов И четвертой группы соединены с первыми входами элементов НЕРАВНОЗНАЧНОСТЬ, вторые входы которых соединены с информационными выходами накопителей и являются информационными входами устройства, выход первого элемента И соединен с первыми входами элементов И первой группы, вторые входы которых соединены с соответствующими выходами элементов НЕРАВНОЗНАЧНОСТЬ, а выходы являются информационными выходами устройства, вход элемента задержки является входом запуска устройства, первый выход элемента задержки соединен с первым информационным входом коммутатора, второй - с входами синхронизации накопителей, третий - с вторым информационным входом коммутатора, четвертый - с другим входом первого элемента И, а пятый выход является одним из управляющих выходов. устройства, выход коммутатора соединен с управляющим входом первого регистра, введены. второй регистр, мажоритарный элемент, элементы НЕ с первого ; по третий, второй и третий элементы И, второй элемент ИЛИ-НЕ, второй элемент ИЛИ, группы элементов И с пятой по седьмую, группа элементов ИЛИ и четвертый сумматор по модулю два, причем одни из входов второго регистра соединены с выходами компараторов и входами мажоритарного элемента выход которого соединен с зходом первого элемента НЕ и первым входом второго элемента И, второй вход которого соединен с выходомпервого элемента ИЛИ, третий - с выходом второго элемента ИЛИ-НЕ, а выход - с первым входом второго элемента ИХЯ, вход второго элемента НЕ соединен с выходом первого элемента ИЛИ-НЕ, выход второго элемента НЕ соединен с первым входом третьего элемента И, второй вход которого соединен с выходом первого элемента НЕ, а третий - с выходом первого элемента И, выход третьего элемента И соединен с другим входом второго регистра, выходы которого соединень. с соответствующими входами второго элемента ИЛИ-НЕ, первые входы элементов И пятой группы и вход третьего элемента НЕ, вторые входы эле О 30 35 40 45 50РАВНОЗНАЧНОСТЬ 10-25, вторые входы которых соединены с информационными выходами 42-57 накопителей 1-5 и являются информационными входами 89 устройства, выход первого элемента И 9 соединен с первыми входами элементов И 26-41 первой группы, вторые входы которых соединены с соответствующими выходами элементов НЕментов И пятой группы являются другими управляющими входами устройства, выход третьего элемента НЕ соединен с первыми входами элементов И шестой и седьмой групп, выходы второго регистра соединены с вторыми входами элементов И шестой группы,третьи входы которых соединены с выходом мажоритарного элемента, вторые входы элементов И седьмой группы соединены с выходом первого элемента НЕ, а третьи. " с выходами компараторов, выходы элементов И пятой,шестой и седьмой групп соединены свходами элементов ИЛИ группы, выходы которых соединены с третьими входами элементов И четвертой группы, выход первого элемента ИЛИ-НЕ соединен с вторым входом второго элемента ИЛИ, входы четвертого сумматора по модулю два соединены с входами компараторовНа фиг. представлена функциональная схема предлагаемого ЗУ с коррекцией групповых ошибок; на фиг.2 и 3- функциональная схема блока коррекции.Устройство содержит фиг.накопители 1 - 5, блок 6 коррекции, элемент 7 задержки, коьиутатор 8, первый элемент И 9, элементы НЕРАВНОЗНАЧНОСТЬ 10-25, пеРвую гРуппу элементов И 26-41, причем информационные 42-57 н контрольные 58-66 выходы накопителей 1-5 соединены соответственно с информационными и контрольными входами блока 6 коррекции, вход элемента 7 задержки является входом 67 запуска устройства первый выход 68 элемента 7 задержки со-, единен с первым входом коммутатора 8, второй 69 - с входами синхронизации накопителей 1-5, третий 70 - с вторым входом коммутатора 8, четвертый 71 - с первым входом первого элемеьта И 9, а пятый 72 является управ 3 яющим выходом устройства, выходы 73-88 блока 6 коррекции соединены с первыми входами элементов НЕ1141453 7РАВНОЗНАЧНОСТЬ 10-25, а выходы являются информационными выходами 90 устройства, входы признака записи накопителей 1-5 соединены с входом 1 признака записи блока 6 коррекции и 5 являются входом 91 записи устройства, входы признака считывания накопителей 1-5 и блока 6 коррекции объединены с управляющим входом коммутатора 8 и вторым входом перво- О го элемента И 9 и являются входом 92 считывания устройства, установочными входами 93-97 которого являются установочные входы блока 6 коррекции, выход коммутатора 8 соединен с управляющим входом 98 блока 9 коррекции, выходы 73-88 информационных и 99-107 контрольных разрядов, выход 108 признака некорректируемой ошибки и выход 109 приз- о нака отказа блока 9 коррекции являются контрольными выходами 1 О устройства, выход первого элемента И 9 соединен с входом 111 синхронизации блока 9 коррекции, вход признака установки которого является входом 112 замены накопителя устройства, адресные входы накопителей являются адресным входом 13 устройства,Блок 6 коррекции содержит фиг.2 ЗО и 3) первый регистр 114, первую группу сумматоров 115-118 по модулю два, вторую группу сумматоров 119- 122 по модулю два, с второй по седьмую группы элементов И 123-130, 35 131-139, 140-164, 165-169, 170-174 и 175-179 соответственно, первый 80, второй 181, третий 182 и четвертый 183 сумматоры по модулю два, компараторы 184-188, второй регистр, 40 выполненный на Э -триггерах 189-193, первый 194 и второй 195 элементы ИЛИ, первый 196 и второй 197 элементы ИЛИ-НЕ, второй 198 и третий 199 элементы И, мажоритарный элемент 200,45 первый 201, второй 202 и третий 203 элементы НЕ и группу элементов ИЛИ 204-208, Регистр 114 имеет информационные 209-224 и контрольные. 225- 233 выходы. Сумматоры 115-122, 80 50 и 181 по модулю два имеют выхо; ды 234-243.Устройство работает следующим образом.В устройстве для коррекции одиночных и групповых ошибок используется двумерный итеративньпю код, мат.рица кодового слова которого для числа информационных разрядов, равного в данном примере шестнадцати, имеет вид:Б, Б 4БГ Бь Б у Бг СгБз Б 1 О Б 1 Б 12 С 313 44 15 16 412 18 с 4где Б, - информационные разряды;6 - контрольный разряд общей четности С С 4 Й Й 4 контрольные разряды соответственно групповой и веточной четности. В исходном состоянии регистры 114 и триггеры 189- 193 обнулены, а на вход 112 подается низкий уровень напряжения.В режиме "Запись" на вход 113 устройства поступает адрес выбранной ячейки накопителя, на вход 89 - слово данных 3- 5 , на вход 91 - признак записи, а на вход 67 - сигнал "Запуск". Появившись на выходе 68 элемента 7 задержки, сигнал "Запуск" через коммутатор 8 проходит на вход 98 блока 6, где заносит в регистр 14 информацию, находящуюся на входах 42-57. После этого в блоке 6 начинается формирование контрольных разрядов по формулам166=Х С= Б+Б Б 1 БС =Б +Б +Б ФБ6 7 8 фС= Б +Б, ББ;"6 70 44 фс = Б фБ +Б +Бч 1 уфД: Б 4 Б +Б 4 Б ф4 8 12, 16 фКонтрольные разряды групповой четности С - С формируются с помощью сумматоров 115-118,по модулю два, а контрольные разряды веточной четности й- д 4 - с помощью сумматоров 119-122 по модулю два. Контрольный разряд общей четности 6 формируется с помощью сумматоров 115-118 по модулю два и с помощью суммато-. ра 182 по модулю два. На входе 92 блока 6 присутствует логический нуль (низкий уровень напряжения), а на входе 91 - логическая единица (высокий уровень напряжения) . В результате элементы И 123-130 остаются закрытыми и на их выходах находятся логические нули, а элементы И 131- 139 открываются и сформированные коп453 1141 Компаратор Вторая группа входовкомпараторов Первая группа входовкомпараторов 1 2 3 4 5 Э 4 Э 4 Э/5 /Ъ /Э9трольные разряды поступают с их выходов на входы 58-66 блока 6 и накопителей 1-5. С появлением сигнала на выходе 69 элемента 7 задержки производится запись кодового слова в накопители 1-5, причем разрядыБьБччБ 1 ьЬ записываются в накопитель 1, разряды Я Б Б, С 4, 11 - в накопитель 2, чф 1 г фразряды Б, БЭф Сэф С.,Э 1 - в на копитель 3, разРяды Б 4, Сг, Бэ, Я 1 э - в накопитель 4, а разря 14 ф ЭДЫ Счв Б 5 ф Б 1 сф Б 15 14 питель 5. По окончании записи на выход 72 устройства выцается сигнал "Ответ". В режиме "Чтенце" на .вход 113 устройства поступает адрес выбранной ячейки, на вход 92 - признак считывания, а на вход 67 - сигнал "Запуск 1. С появлением сигнала на выходе 69 элемента 7 задержки кодовое слово считывается из накопителей 1-5 и поступает на входы блока 6. Так как на управляющем входе коммутатора 8 присутствует логическая единица, поступающая с входа 92 устройства, то прохождение сигнала через коммутатор с выхода 68 элемента 7 задержки запрещается. Одновременно разрешается прохождение сигнала с выхода 70, поступающего позже сигнала с выхода 69 с задержкой, равной времени выборки информации из накопителей 1-5. Пройдя коммутатор 8, этот сигнал поступает на управляющий вход 98 блока 6 и заносит считанное кодовое слово в регистр 114.,1-й компаратор 184 с/ с 2-й компаратор 185 . с 3-й компаратор 186 с с 4-й компаратор 187 сь сь 1 75-й компаратор 188 с/, с 10Затем в блоке 6 начинается формиро"ванне синдрома ошибки с помощью сумматоров 115-122, 180 и 181 по модулюдва. Так как на входе 92 признака5 считывания блока 6 присутствует логическая единица, то считанные зна"чения контрольных разрядов С 4-.С11 - 14 с выходов 225-233 регист-.ра 114 через элементы И 123-130 поступают на входы сумматоров 115-122по модулю два и логическое состояниеих выходов 234-241 определяетсяформуламисч-. 81+Я Б + Я С,с, - Б+Б, +Б 15 Б С1 5 9 19 1 ф14= Я Б +Б+ Б 1соответственно.Состояние выходов 242 и 243 сумматоров 180-181 определяется как.с= й+ 1 + 1 1 1 +Ь=с +с +с +с +6г Э 4соответственно. В дальнейшем разряды синдрома ЗОошибки Ы оэ с 4 5 Р 1 /эг /ээр /э сравниваются между собои .спомощью компараторов 184-188, причем, компаратор 84 сравнивает одпоименные разряды сч Кг сЭ с 4 о 5 и41 Фг /ээ /э 4 /эа остальные компараторы сравнивают разряды оч огьэ о 4 о с циклически сдвинутымиразрядами /91. р /Э /Э р в соответствии с таблицей. 6 7 8 9 1011 1141453При совпадении информации на первом-пятом входах с информацией на шестом-десятом входах какого-либо из компараторов 184-188 состояние его выхода принимает значение логической 1 гединицы. Позиции ошибок (неисправные разряды) определяются с помощью элементов И 140-164 при совпадении единичных значений Ы, - ь, /Э 1 - / и а - е в соответствии с формулами"7,1 = ЭР 1 %21 3 2%ЭсЭ Б . 54 сГ 14 фв сЭ 1 Э 411где я, - логическое состояние вы- с 1,1 = 1+1+0+1+0 = 1хода 1-го элемента ИЛИ 204-208. 1+1+1+0+0 = 1Поэтому при отсутствии ошибки 1+1+1+1+1 = 1(все разряды синдрома равны нулю ) с 4 = 11+1+0 - 0на выходах всех компараторов прис = О++0+0+0 = 1сутствуют высокие уровни напряженная,. 000 - 1однако на выходах 73-107 элементовИ 140-164 сохраняются логические нули. В этом случае считанные из накопителя информационные разряды кодового слова проходят через элементыНЕРАВНОЗНАЧНОСТЪ 10-25 без изменения, а затем по сигналу с выхода 71 Согласно таблице только на выходеэлемента 7 задержки, проходящему че- .компаратора 186 появляется логичесрез элемент И 9, выдаются на выхо кая единица, а на выходах остальды 90 устройства. Затем на выход 72 ных компараторов сохраняется логипоступает сигнал "Ответ". ческий ноль, На выходе мажоритарногоРассмотрим теперь случай непра- . элемента 200 появляется логическаявильного считывания данных. При этом единица только при наличии двух ипредполагается, что неисправность З 5, более единиц на его входах, поэтому вимеет место только в одном из нако- данном случае на его выходе сохрафняется низкий уровень напряжения,Пусть, например, в накопители 1-5 а на выходе элемента НЕ 20 - высобыло записано кодовое слово кий. На первых входах элементов11110 40 И 175-179 также присутствует высо 1111011110кий уровень напряжения, с выхода11110элемента НЕ 203, следовательно, вы-.00000ходы этих элементов повторяют логическое состояние выходов компаратоПри считывании в результате выхо.- 45 ров 184-88. То же логическое сос. да из строя разрядов БЭ Б СЭтояние будет и на выходах элемен-.и й в накопителе 3 в регистр 114 тов ИЛИ 204-208, поскольку элеменпоступает следующее кодовое слово: ты И 165-174 остаются закрытыми,т,е. на выходе элемента ИЛИ 206 по 11100 50 является высокий уровень напряжения,1111111110а на выходах остальных элементов ИЛИэтой же группы - низкие ( 8О,12 1 83 фФТогда сумматорами 115-122,180 В результате элемейты И 140-164 фори 181 по модулю два формируется сщщмируют следующие значения позицийром ошибки ошибок:14 114453 Ъ= 1 Р= ОЬ Рз РЭВ эР,= 0ь 0 Р 5= Оф Р = О; РБ 1 э Рс 11 з Рс О Р =0 с, ф Оэ 53 фРР=О; у,; - О Е 5,= О е- ; ь = О;1На элементах НЕРАВНОЗНАЧНОСТЬ 12,17 и 22 происходит инверсия третьего,восьмого и тринадцатого разрядов,а состояние выхода 110 указывает на 55полный выход из строя накопителя 3.Так как на выходе элемента НЕ 201присутствует низкий уровень напряжеО;=0;Рс =112Р =О3Таким образом, на элементах НЕРАВНОЗНАЧНОСТЬ 12 и 17 происходит инверсия третьего и восьмого разряда, а по состоянию контрольных выходов 110 можно определить, что ошибка произошла в разрядах Яз Б , Сз и Й . Сигнал с выхода элемента Й 9 выдает исправленное слово на выход 90 и одновременно поступает на вход 111 блока б, где стробирует элемент И 199, На остальных входах данного элемента в этот момент присутствуют логические единищ 1, он открывается, и на входы триггеров 189-193 выдается сигнал записывающий в них информацию, находя-. щуюся на выходах компараторов 184- 188. Это означает, что в регистре 189193 происходит запоминание номера отказавшегося накопителя,Предположим теперь, что в третьем накопителе отказал последний разряд Бз, т,е, накопитель 3 полностью вышел из строя. Если отказ в разрядах Б , Я , Б., есть закрепление нуля, а в разрядах С ,д 2 - закрепле 35 ние единицыто в регистр 114 поступает следующее кодовое слово:1101011100Р,= О; Р= О;111110111001000В этом случае синдром ошибки имеет вид:10+1+010+0 =с( = 1+1+1+1+1 = 1за+ = 0+11+0 = 15 0+1+0+0+О = 1й = 1+1+1+0+0 =.р - = 1гр, = О1О =р, = 1+ОО =Р= 0+0+1+0+0 = 1.В результате на выходах всех компараторов 184-88 и на выходе мажоритарного элемента 200 появляется логическая единица. Элементы И 75- 179 закрываются и открываются элементы И 170-174, которые пропускают на. выходы элементов ИЛИ 204-208 информацию, записанную в триггерах 189- 193. Следовательно, на выходе элемента ИЛИ 206 появляется логическая единица а на выходах элементов ИЛИ 204 - 208 - логические нулн ( я =О,О,дую=1,3=0, К=О). Элементы Й 140-164 формируют следующие значения позиций ошибок: ния, поступающий на вход элемента И 199, то новая запись данных в триг. геры 189-193 по сигналу с выхода элемента И 9 не происходит.Способность устройства корректировать все разряды, считанные с од- ного из накопителей, дает возможность защититься от таких его отказов, как выход из строя формирователей синхронизирующих и адресных сигналов, замыкания адресных шин, неисправностей системы питания и т.п.Здесь возможны два случая дальнейшей работы устройства, В первом из них, при первом чтении после возникновения отказа данного вида в одном из накопителей не все пять раз рядов считываются из него неверно например, если в накопитель 3 ранее были записаны разряды ББе = О, Сз = 1, Б 13 = 1 12 = 1 а отказ привел к постоянному считыва нию и накопителя нулей, то в разрядеошибка отсутствует . Тогда в триггеры 189-193 записывается номер отказавшего накопителя, и в дальнейшем устройство работает аналогично 3) описанному вьппе. Вероятность такого события равны 3132 Во втором случае при первом чтении все разряды считываются неверно. Если предположить, что до этого момента отказов в накопителе не было и в триггерах 189-193 записаны нули, то коррекции не происходит. Одновременно на всех трех входах элемента И 98 оказываются высокие уровни напряжения и логическая единица с его выхода через элемент ИЛИ 195 поступает на выход 108 блока 6 и на выход 110 устройства как признак некорректиру- Зз емой ошибки НКО ). При возникновении такого события, вероятность которого1равна - необходимо обратиться в32режим чтения к другой ячейке накопи- О теля, а затем провести повторное считывание по нужному адресу.При замене накойителя вероятность выдачи признака НКО в описанном случае можйо свести к нулюс этой целью на один из входов 93-97 устройства, номер которого соответствует номеру заменяемого накопителя, следует подать высокий уровень напряжения например, на вход 95 при заме- ф не накопителя 3), а на остальные - низкий. После этого на вход 112 за- , мены накопителя подается логическая единица. Элементы И 170-179 закрываются и открываются элементы И 165169, определяя тем самым разряды,которые неправильно считываютсявследствие изъятия из состава устрой/,ства соответствующего накопителя.Тем самым исключается возможностьневыполнения коррекции при гервомчтении. После замены накопителя подача логической единицы на вход 112прекращается. Признак НКО выдаетсятакже при обнаружении ошибки в разных накопителях. Пусть, например,ошибка происходит в разрядах 5 и Б7Тогда синдром ошибки примет видИ=О; с =О; сС:О-О;Так как ни на одном из выходов компараторов 184-188 не оказывается логической единицы, то на выходе элемента Ю 1 И-НЕ 196 появляется высокий уровень напряжения, который через элемент ИЛИ 195 поступает на выход устройства как признак НКО,Четвертый сумматор 183 по модулю два предназначен для обнаружения ошибок в самом блоке коррекции. Появление логической единицы на его выходе 109 означает, что выдача признака НКО вызвана не ошибкой в накопителях 1-5, а отказом в цепях формирования синдрома блока 6 коррекции.В целом информация на контрольном выходе 1 О устройства, включающая позиции ошибок кодового слова, признак иекорректируемой ошибки и признак отказа блока коррекции, может быть использована для индикации отказавших разрядов и ускорения поиска неисправностей в отдельных блоках устройства.Преимущество предлагаемого технического решения по сравнению с известным заключается в более высокой надежности, так как оно способно корректировать опябки одного из наколителей независимо от их кратности, причемэти ошибки могут быть вызваны отказами как запоминающих микросхем, так и элементов электроники обрамления. Кроме того, устройство способно обнаружить отказы в блоке коррекции.