Оперативное запоминающее устройство типа 2 с обнаружением и исправлением ошибок

(19) (11) 4(1) 6 11 С 29 0 ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙОПИСАНИЕ ИЗОБРЕТЕНИЯ лайв(54)(57) ОПЕРАТИВНОЕ ЗАПОМИНАЮЩЕЕУСТРОЙСТВО ТИПА 20 С ОБНАРУЖЕНИЕМИ ИСПРАВЛЕНИЕМ ОШИБОК по авт. св.У 894798, о т л и ч а ю щ е е с ятем, что, с целью повышения надежности устройства, в него введенырегистр сдвига, элементы задержки,группы регистров адреса, группа дополнительных элементов ЭКВИВАЛЕНТНОСТЬ, группы дополнительных элементов И с первой по четвертую, группаэлементов НЕ и группа, элементов ИЛИ,причем первые входы дополнительныхэлементов ЭКВИВАЛЕНТНОСТЬ группы,регистров адреса первой группы и одни из входов дополнительнь 1 х элементов И третьей. группы являются первымадресным входом устройства, вторымадресным входом которого являютсявходы регистров адреса второй группы, а управляющим входом являетсяпервый вход регистра сдвига, второйвход которого соединен с выходомэлемента ИЛИ, одни из выходов регистра сдвига подключены к первым входамдополнительных, элементов И первойгруппы и дополнительных элементовИ второй группы, выходы которых соединены с вторыми входами регистровадреса первой группы, выходы которыхсоединены с вторыми входами дополнительных элементов ЭКВИВАЛЕНТНОСТЬгруппы, выходы которых соединены свторыми входами дополнительных элементов И первой группы, выходы которых подключены к входам элементовНЕ группы, выходы которых соединеныс другими входами дополнительных элементов И третьей группы, одни извходов дополнительных элементов Ичетвертой группы подключены к выходадополнительных элементов И первойгруппы, другие - к выходам регистров адреса второй группы, выходы дополнительных элементов И третьей ичетвертой групп через элементы ИЛИгруппы подключены к входам дешифратора адреса, вторые входы дополнительных элементов И второй группычерез элементы задержки соединены сдругими выходами регистра сдвига.1 114145Изобретение относится к вычислительной технике, в частности к оперативным запоминающим устройствам,По основному авт. св. У 894798 известно устройство, содержащее накопитель, входы которого соединены соответственно с выходами формирователей тока записи и дешифратора адреса, входы которого являются входами устройства, первую группу усили О телей считывания, входы которых подключены к одним иэ выходов накопителя, вруппу элементов И, регистр чис. ла, счетные входы которого подключены к выходам элементов И группы, а 15 выходы соответственно к входам формирователей тока записи и. блока контроля, выход которого соединен с первым входом первого элемента И и управляющими входами элементов И груп пы, группу элементов ЭКВИВАЛЕНТНОСТЬ, элемент И-НЕ, второй элемент И, элемент ИЛИ, элемент НЕ и вторую группу усилителей считывания, входы которых подключены к другим выходам накопи теля, а выходы соединены соответственно с информационными входами регистра числа и входами элементов ЭКВИВАЛЕНТНОСТЬ группы, выходы которых подключены к входу . Зр элемента И-НЕ, первому входу второго элемента И и к информационным входам элементов И группы, выход элемента И-НЕ подключен к второму входу первого элемента И, выход которого сое- З 5 динен с первым входом элемента ИЛИ, второй вход которого подключен к выходу второго элемента И, а выход является контрольным выходом устройства, второй вход второго элемента И соединен с выходом элемента НЕ, вход которого подключен к выходу блока контроля, а также тем, что накопитель выполнен из числовых .линеек на магнитных сердечниках, прошитых чис ловыми обмотками, разрядными обмотками считывания и записи; причем одноименные разрядные обмотки считывания, проходящие соответственно черезрабочие и стабилизирующие магнитныесердечники накопителя, соединены последовательно и подключены соответственно к выходам накопителя, Г 11.Недостатком известного устройства является его низкая надежность,например при выходе из строя однойили более числовых линеек устройствавыходит из строя. г 2Цель изобретения - повышение надежности устройства,Поставленная цель достигается тем,что в оперативное запоминающее уст .ройство типа 20 с обнаружением и исправлением ошибок введены регистрсдвига, элементы задержки, группы регистров адреса, группа дополнительных элементов ЭКВИВАЛЕНТНОСТЬ, груп-.пы дополнительных элементов И с первой по четвертую, группа элементов НЕ и группа элементов ИЛИ, причем пер. первые входы дополнительных элементов ЭКВИВАЛЕНТНОСТЬ группы, регистров адреса первой группы и одни из входов дополнительных элементов И третьей группы являются первым адресным входом устройства, вторым адресным входом которого являются входы регистров адреса второй группы, а управляющим входом является первый вход регистра сдвига. второй вход которого соединен с выходом элемента ИЛИ, один из выходов регистра . сдвига подключены к первым входам до - полнительных элементов И первой группы и дополнительных элементов И второй группы, выходы которых соединены с вторыми входами регистров адреса первой группы, выходы которых соединены с.вторыми входами дополнительных элементов ЭКВИВАЛЕНТНОСТЬ группЫ, выходы которых соединены с вторыми входами дополнительных элементов И первой группы, выходы которых подключены к входам элементов НЕ группы, выходы которых соединены с другими входами дополнительных элементов И третьей группы, одни из входов дополнительных элементов И четвертой группы подключены к выходам дополнительных элементов И первой груп - пы, другие - к выходам регистрОв адреса, второй группы, выходы дополнительных элементов И третьей и четвертой групп через элементы ИЛИ группы подключены к входам дешифратора адреса, вторые входы дополнительных элементов И второй группы через элементы задержки соединены с другими выходами регистра сдвига.На чертеже показана структурная схема предлагаемого устройства.Устройство содержит накопитель 1, дешифратор 2 адреса, первую 3 и вторую 4 группы усилителей считывания, формирователи, 5 тока записи, регистр 6 числа, блок 7 контроля, группу элементов ЭКВИВАЛЕНТНОСТЬ 8,3 1141 группу дополнительных элементов ЭКВИВАЛЕНТНОСТЬ 9 -9 к, первый вход О, группу элементов И 1 первую группу дополнительных элементов И 12- 12 К 1 вторую группу дополнительных элементов И 13-1 Зк 1 третью группу дополнительных элементов И 14 в 1, четвертую группу дополнительных элементов И 5-151 второй адресный вход 16, элемент И-НЕ 17, первый О 18 и второй 19 элементы И, элемент ИЛИ 20, элемент НЕ 21, первую группу регистров 22-22 к адреса, регистр 23 сдвига, элементы 24 -24 задержки, гРУппУ элементов НЕ 25 -25 к, УпРав.- 5 ляющий вход 26, группу элементов ИЛИ 7, вторую группу регистров 28 - 28 адреса, выход 29.Устройство работает следующим об-, разом. 20Адрес, по которому необходимо произвести считывание числа, поступает с входа 10 через элементы. И 14 и элементы ИЛИ 27 на дешифратор 2, дешифруется, в результате чего выбирается числовая линейка, соответствующая ячейке памяти накопителя 1, из которой необходимо считать информацию. Сигналы с накопителя 1, усиленные усилителями 3 и 4, поступают З 0 одновременно на информационные входы регистра 6 и на входы элементов ЭКВИВАЛЕНТНОСТЬ 8. Неисправность, возникающая в одномили нескольких разрядах накопителя 1, 35обнаруживается при считывании информации. Факт ее возникновения регистрируется блоком 7 контроля, а место -элементами ЭКВИВАЛЕНТНОСТЬ 8. Приналичии управляющего сигнала на выхо де блока 7 контроля производится исправление всех ошибок путем инвертирования тех разрядов регистра 6, вкоторых зафиксирована ошибка,При возникновении ошибки сигнал с 45блока 7 поступает на первый вход первого элемента И 18, Если на выходахэлементов ЭКВИВАЛЕНТНОСТЬ 8 сигналанет, то на выходе элемента И-НЕ 17возникает сигнал, который поступает 50на второй вход первого элемента И 18,с выхода которого он поступает напервый вход элемента ИЛИ 20 и на выходе 29 появляется сигнал ошибки, свидетельствующий о том, что обнаружена 55неисправимая ошибка.Аналогичный сигнал выдается и вслучае, если блок 7 контроля ошибки 452 4не обнаружит. Тогда на выходе элемента НЕ 21 появляется сигнал, поступающий на второй вход второго элемента И 9, если на выходах элементов ЭКВИВАЛЕНТНОСТЬ 8 появляется сигнал, то он проходит через первый вход второго элемента И 9 и с его выхода поступает на второй вход элемента ИЛИ 20.Исходное состояние регистра 23 сдвига - нулевое состояние. По сигналам ошибки с выхода элемента ИЛИ 20 .первый триггер регистра 23, а затем и последующий (по числу ошибок) ус. танавливаются в единичное состояние (триггеры не показаны), что означает подключение соответствующих резервных числовых линеек и отключение неисправных, при считывании информации из которых обнаружены ошибки.Рассмотрим процесс замены адреса с числовой линейкиПосле установления какого-либо триггера регистра 23 сдвига, например первого,в единичное состояние, сигнал с единичного выхода триггера проходит через элемент И 13 на вход регистра 22, адреса и разрешает запись в него адреса неисправной числовой линейки с вхаДа 10 устройства и одновременно поступает на вход элемента И 12, а сигнал с нулевого выхода первого триггера регистра 23 сдвига, проходя через элемент 24 задержки (с временем задержки, равным времени записи информации в регистр 22)и элемент И 13, запрещает запись информации в регистр 22 адреса.Таким образом, адрес неисправной числовой ячейки оказывается записанным в регистр 22 адреса.При поступлении на вход 10 адреса числа, хранящегося в накопителе 1, этот адрес сравнивается н соответствующих элементах ЭКВИВАЛЕНТНОСТЬ 9 с адресами, записанными в регистрах 22 адреса. При совпадении поступившего адреса, например, с адресом в регистре 22 к на выходе К-го элемента И 12, имеется сигнал "1", тогда на выходе К-го элемента НЕ 25 имеет 1 11к ся 0 , адрес с входа 1 О не попадает на дешифратор 2. В то же время сигнал 11 111 с. выхода К-го элемента И 1 2 перк вои группы поступает на элементы И 15 к и адрес резервной числовой линейки с регистра 28 , куда он должен быть заблаговременно записан с1141452 Составитель В. Рудаковор Е. Папп Техред Л.Коцюбняк Корректор Г. Решетник аказ 503/39 аж 584 осударственелам изобрет сква, Ж-З 5,Т Подписноеого комитета СССРний и открытийРаушская наб., д. 4 ВНИИПИ по 113035,"Патент" жгород, ул. Проектнавхода 1 б, поступает через элементы ИЛИ 27 на дешифратор 2.Таким образом, вместо адреса неисправной числовой линейки на вход дешифратора 2 поступает адрес резервной числовой ячейки. Если адреса не совпадают, то адрес с входа 10 через элементы И 14 и элементы ИЛИ 27 поступает на вход 1 О дешифратора 2. В этом случае на вхол . дешифратора 2 поступает адрес рабочей числовой линейки. Адреса резервных числовых линеек заносятся в регистры 28 - 1 ерационной системой в ходе тестовой проверки устройства. Количество К замещаемых адресов зависит от количества резерв" ных числовых линеек.Преимущество Предлагаемого устройства заключается в том, что оно позволяет оперативно отключать неисправнше числовые линейки и подключать исправные без ремонта устройства, что повышает его надежность по сравнению с известным.