Резервированное запоминающее устройство

СОЮЗ СОЯЕТСКИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИН 9) ЛЬСТВУ 24-24 11 .7ПетровскийСемаков идетельство СССР29/00, 1979.етельство СССР24,кл.0 11 С 29/00,ННОЕ ЗАПОМИН ржащее регис ине вух рвый п ого о о ход к одом Ер и ход копервогос вторым в о кодов оедиами перумматоров, второго и третьег ОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЬГПЮ ОПИСАНИЕ АВТОРСКОМУ Св(46) 23,02.85. Бюл. (72) В.А, Шастин, В И.И, Клепиков и В.И (53) 681.327(083.8) (56) 1. Авторское св 9 881875, кл. О 11 С2. Авторское свид по заявке Р 3637283 22.08.83 (прототип) (54)(57) РЕЗЕРВИРОВА ЩЕЕ УСТРОЙСТВО, соде адреса, выходы которого со с входами двух рабочих и д зервных блоков памяти, пер разователь кода, выход кот динен с первым входом перв матора, а вход - с первым второго суйатора, второй торого соединен с первым в третьего сумматора, второй торого соединен с выходами резервного блока памяти и входом первого сумматора, блок выборки информации, в торого являются одними из устроиства, а одни из вход нены соответственно с выхо второй преобразователь кода, входкоторого соединен с выходами второгорезервного блока памяти, о т л ич а ю щ е е с я тем, что, с цельюповышения быстродействия и надежности устройства, в него введенытретий преобразователь кода, четвертый, пятый и шестой сумматоры, второй блок выборки информации, выходыкоторого являются другими выходамиустройства, а входы соединены соответственно с выходами второго рабочего блока памяти, четвертого, пятого и шестого сумматоров, выходы первого рабочего блока памяти соедине -ны с другим входом первого блокавыборки информации, с входом третьего преобразователя кода и с первым входом пятого сумматора, второйвход которого соединен с выходомвторого преобразователя кода и с пвым входом шестого сумматора, второй вход которого соединен с выходами первого резервного блока памяти и с первым входом четвертогосумматора, второй вход которого соединен с выходом третьего преобразователя кода, выходы второго резервного блока памяти соединены спервымвходом третьего сумматора.1 1141Изобретение относится к вычислительной технике и может быть использовано при построении запоминающих устройств высоконадежных вычислительных систем.Известно устройство, содержащее регистр адреса, два рабочих и один резервный блок памяти, в который занесена сумма по модулю два,информации с одинаковыми адресами иэ рабочих блоков памяти, коммутаторы, блок контроля по модулю, поразрядный сум-. матор, генератор тактовых импульсов, блок сравнения, группу элементов И 1 .Недостатком данного устройства яв ляется выдача потребителю недостоверной информации при неисправности; одного иэ рабочих блоков памяти (В случае необнаружения неисправности блоком аппаратурного контроля по модулю), что снижает надежность устройства.Наиболее близким техническим решением к изобретению является резервированное запоминающее устройство, содержащее регистр адреса, один иэ разрядов которого служит для занесения признака обращения к первому или второму рабочему блоку памяти, первый резервный блок памяти, в который занесена информация равная сумме кодов, содержащихся в одноименных ячейках первого и второго рабочих блоков памяти, второй резервный блок памяти, в который занесена информация, равная разности кодов, содержащихся в одноименных ячейках первого и второго рабочих блоков памяти,.первый, второй и третий коммутаторы, первый и второй преобразователи кодов, первый, второй и третий сумматоры, выходы которых являются соответствен 40 но вторыми третьими и четвертыми входами блока выборки информации, первые входы которого соединены с выходом первого коммутатора, а выходы являются выходами устройства 1 21.451( недостаткам известного устройства следует отнести значительные аппаратурные затраты нареализацию коммутаторов и преобразователей кодов, что приводит к снижению быстродейст-:, вия вследствие задержек сигналов при прохождении через коммутаторы и снижению надежности устройства.Цель изобретения - повышение быст- . родействия и надежности устройства, 55Поставленная цель достигается тем, что в резервированное запоминающее устройство, содержащее регистр 454 1 адреса, выходы которого соединены свходами двух рабочих и двух резервныхблоков памяти, первый преобразователь кода, выход которого соединен спервым входом первого сумматора, авход - с первым входом второго сумматора, второй вход которого соединенс первым входом третьего сумматора,второй вход которого соединен с выхода-,ми первого резервного блока памятии с вторым входом первого сумматора,первый блок выборки информации, выходы которого являются одними иэ выходов устройства, а одни из входовсоединены соответственно с выходамипервого, второго и третьего сумматоров, второй преобразователь кода,вход которого соединен с выходамивторого резервного блока памяти,введены третий преобразователь кода,четвертый, пятый ишестой сумматоры,второй блок выборки информации, выходы которого являютсядругими выходами устройства,а входы соединены соответсъвенио свыходами второго рабочего блока памяти, четвертого, пятого и шестогосумматоров, выходы первого рабочего блока памяти соединены с другимвходом первого блока выборки информации, с входом третьего преобразователя кода и с первым входом пятогосумматора, второй вход которого соединен с выходом второго преобразователя кода и с первым входом шестого сумматора, второй вход которогосоединен с выходами первого резервного блока памяти и с первым входом четвертого сумматора, второй входкоторого соединен с выходом третьегопреобразователя кода, выходы второгорезервного блока памяти соединены с первым входом третьего сумматора.На фиг, 1 и 2 изображены функциональные схемы предлагаемого устройства и блока выборки информациисоответственно,Устройство (Фиг, 1) содержит регистр 1 адреса, выходы которогосоединены с адресными входами первого 2, второго 3 рабочих блоков памя-:ти первого резервного блока 4 памяти, в ячейки которОго занесена информация, равная сумме кодов, со,держащихся с одноименных ячейкахпервого 2 и второго 3 рабочих блоков памяти, второго резервного блока 5 памяти, в ячейках которого занесе на информация, равная разности кодов, сопеожашихся в одноименных ячейках первого 2 и второго 3 рабо54е 35Адрес ячейки, к которой необходимо обратиться, записывается в регистрадреса. Поэтомуадресу происходит обращение ко всем блокам 2-5 памяти одновременно, Обозначим информацию, 40 считываемую с первого рабочего блока 2, буквой а, с второго рабочего блока 3 - Ъ, с.первого 4 резервного блока 4 й +Ь, с второго 5 - а -Ь. Считанная информация поступает на сумматоры 45 9-14 через преобразователи 6 и 7 кода, выполняющие операцию инвертирования, и непосредственно на входах первого сумматора 9 имеем (;Ь)и а+Ь, на входах второго сумматора 10 Ъ и а-Ь, 50 на входах третьего сумматора 11 а-Ь и ф+Ь, на входах четвертого суъ- матора 12 - а +Ь и ( -а), на входахпятого сумматора 3 -а и -(а -Ь)Ц, на входах шестого сумматора 14 55 1-1,а-Ъ)1 и и+Ь,с выходов первого сумматора 9 на вход 20 первого блока ,15 выборки информации поступит ин 3 11414чих блоков памяти, первый 6, второй7 и третий 8 преобразователи кода,первый 9, второй 10, третий 11, четвертый 12, пятый 13 и шестой 14 сумматоры, первый 5 и второй 16 блокивыборки информации. Блок 15 имеетвходы 17-20, блок 16 - входы 2124,Разрядность каждого иэ рабочихблоков 2 и 3 памяти равна половинеразрядности кодов хранимой в устройстве информации. Разрядность каждогоиэ резервных блоков 4 и 5 памяти наодин разряд больше в связи с хранением в первом резервном блоке 4 памятисуммы кодов и хранением во втором резервном блоке 5 разности кодов.Разрядность первого 6 и третьего 8преобразователей кода равна разрядности рабочих блоков памяти, разрядность второго преобразователя 7,кодаравна разрядности резервных блоков4 и 5 памяти, равно как и разрядность всех сумматоров 9-14. Разрядность входов блоков 15 и 16 выборкиинформации равна разрядности рабочихблоков 4 и 5 памяти.Первый 15 и второй 16 блоки выбор-ки информации аналогичны друг другу.Например, первый блок 15 выборки информации (фиг. 2 ) содержит блоки25-27 сравнения, коммутатор 28, элемент ИЛИ 29.Устройство работает следующим об-разом формация, равная (б+ Ь )+ ( - Ц= а, С выходов второго сумматора 10 на вход17 первого блока 15 выборки информации поступит информация, равная Ь ++(О -ЬЬы. На вход 18 первого блока 5выборки информации с выходов третьегосумматора 11 поступит информация свторого и последующих разрядов, т. е.результат суммирования (а -Ь)+(а+Ъ)=2деленный на два и равный а. На вход19 первого блока 15 выборки информации поступает информация, .равная а,непосредственно с первого рабочегоблока 2 памяти. Таким образом, навсе входы первого блока 15 выборкиинформации поступает информация,равная а .С выходов четвертого сумматора 12на вход 21 второго блока 16 выборкиинформации поступит информация, равная(а+ Ъ)+ (,-аЬ. С выходов пятогосумматора 13 на вход 22,второго бло-ка 16 выборки информации поступитинформация, равная В +-(а-ЬЦ=Ь ит.д,Таким образом, на входы первогоблока 15 выборки информации поступает информация е, на входы второгоблока 16 выборки информации - ннформация Ь . Поскольку оба блока 5 и 16аботают одинаково, их работу рассмот.рим на примере первого блока 15 выборки информации.В случае сравнения информациипоступающей в первый блок 15 выборкиинформации по входу.19, с информацией, поступающей по любому из других входов, она считается достовер-.ной и выдается через коммутатор 28по управляющему сигналу с выхода элемента ИЛИ 29 на выход устройства.В случае несравнения иноформации, поступающей по входу 9 первого блока15 выборки информации, с информацией, поступающей по другим входам,с выхода элемента ИЛИ 29 на управляющий вход коммутатора 28 поступаетсигнал, производящий переключениекоммутатора 28. При,этом на выходыустройства поступает восстановленнаяинформация. Второй блок 16 выборкиинформации работает параллельнос первым 5и на выходах устройстваодновременно появляется информацияс(иЬ.Таким образом, предлагаемоетехническое решение позволяет сократить аппаратурные затраты на устройство в целой эа счет исключения ком1141454 3мутаторов, сокращения на 257 оборудования преобразователей кодов, изза уменьшения вдвое разрядности обрабатываемой информации, вследствие чего повышены быстродействие и надежность устройства." Устройство обеспечиваем выдачу достоверной информации при выходе из строя одного из четырех блоков памяти (или всех блоковпри условии, что адреса отказавшихячеек не совпадают ). Высокая достоверность выдаваемых данных обеспечивается за счет сравненияинформации, считываемой из рабочих и резервных блоков памяти.Тираж 584 рственного зобретений а Ж 35 Р удаковк Корректор С. Шекма Подписное омитета С открытий ская наб