Запоминающее устройство с обнаружением ошибок

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 6 11 С 29/О БРЕТЕНИЯ ЛЬС 13 В. А, Иван на Ленина ии энергети и ордена ский инкость,ромы етоды контроля элекшин. М., Советское - 109, рис. 4.11 (про(54) (57) 1. ЗАПОМИНАЮЩЕЕ УСТРОИСТВО С ОБНАРУЖЕНИЕМ ОШИБОК, содержащее накопитель, числовые входы которого подключены к входам одних из формирователей контрольных сигналов по модулю три первой группы, а числовые выходы - к входам одних из формирователей контрольных сигналов по модулю три второй группы, и блок сравнения, одни из входов которого соединены с контрольными выходами накопителя, а выход является кон 4 ь ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ОПИСАНИ АВТОРСКОМУ СВИ(71) Московский ордеОктябрьской Революцститут(56) 1. Электронна1979,5, с, 20 - 22.2. Сидоров А. М. Мтронных цифровых марадио, 1966, с. 108тотип). трольным выходом устройства, информационными входами и выходами которого являются числовые входы и выходы накопителя, Отличающееся тем, что, с целью повышения точности контроля устройства, в него введены группы формирователей сигналов коррекции и формирователи сигналов четности, причем входы одних из формирователей сигналов коррекции первой группы соединены с числовыми входами накопителя, а выходы подключены соответственно к одним из входов первого и второго формирователей сигналов четности, другие входы которых соединены с выходами формирователей контрольных сигналов по модулю три первой группы, а выходы - с контрольными входами накопителя, входы одних из формирователей сигналов коррекции второй группы подключены к числовым выходам накопителя, а выходы соединены соответственно с одними из входов третьего и четвертого формирователей сигналов четности, другие входы которых подключены к выходам формирователей контрольных сигналов по модулю три второй группы, а выходы - к другим входам блока сравнения.1149315 2, Устройство по п. 1, отличающееся тем, что адресные входы накопителя соединены с входами других формирователей контрольных сигналов по модулю три первой и второй групп и входами других формирователей сигналов коррекции первой и второй групп. 3. Устройство по пп. 1 и 2, отличающееся тем, что каждый формирователь сигналов коррекции содержит элементы И с первого по шестой, элементы ИЛИ и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого подключен к первым входам третьего и пятого элементов И, причем выходы первого и второго элементов ИЛИ соединены соответственно с первым входом шестого элемента И и Изобретение относится к вычислительной технике и может быть использовано при разработке запоминающих устройств, выполняемых на интегральных микросхемах.Известно запоминающее устройство с обнаружением ошибок, содержащее модульный накопитель и средства обнаружения ошибок на основе модификации кода Хэмминга 1.Недостатком этого устройства является низкая точность контроля.Наиболее близким техническим решением к изобретению является запоминающее устройство с обнаружением ошибок, содержащее накопитель, блок сравнения, одни из входов которого подключены к первому и второму контрольным выходам накопителя, и формирователи контрольных сигналов по модулю три, входы одних из которых соединены с информационными входами накопителя, а входы других - с выходами накопителя 2.Недостатком известного устройства является низкая точность контроля, так как в нем не обнаруживаются двухразрядные и четырехразрядные ошибки при применении в накопителе четырехразрядных модулей памяти. Не обнаруживаются наиболее вероятные ошибки при применении пяти в восьмиразрядных модулей памяти и не контролируются адресные цепи.. Цель изобретения - повышение точности контроля устройства при применении четырех - восьмиразрядных модулей памяти, а также обнаружение адресных ошибок.Поставленная цель достигается тем, что в запоминающее устройство с обнаружением ошибок, содержащее накопитель, число 5 10 15 20 25 30 с первым входом четвертого элемента И, выход первого элемента И подключен к вторым входам третьего и шестого элементов И, вторые входы четвертого и пятого элементов И соединены с выходом второго элемента И, первые и вторые входы элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и второго элемента ИЛИ соответственно объединены и являются первым и третьим прямыми входами формирователя, вторым и четвертым прямыми входами которого являются входы первого элемента И, а первым, третьим, вторым и четвертым инверсными входами - соответственно первые и вторые входы первого элемента ИЛИ и второго элемента И,выходами формирователя являются выходы элементов И с четвертого по шестой. 2вые входы которого подключены к входам одних из формирователей контрольных сигналов по модулю три первой группы, а числовые выходы - к входам одних из формирователей контрольных сигналов по модулю три второй группы, и блок сравнения, одни из входов которого соединены с контрольными выходами накопителя, а выход является контрольным выходом устройства, информационными входами и выходами устройства являются числовые входы и выходы накопителя, введены группы формирователей сигналов коррекции и формирователи сигналов четности, причем входы одних из формирователей сигналов коррекции первой группы соединены с числовыми входами накопителя, а выходы подключены соответственно к одним из входов первого и второго формирователей сигналов четности, другие входы которых соединены с выходами формирователей контрольных сигналов по модулю три первой группы, а выходы - с контрольными входами накопителя, входы одних из формирователей сигналов коррекции второй группы подключены к числовым выходам накопителя, а выходы соединены соответственно с одними из входов третьего и четвертого формирователей сигналов четности, другие входы которых подключены к выходам формирователей контрольных сигналов по модулю три второй группы, а выходы - к другим входам блока сравнения.Кроме того, адресные входы накопителя соединены с входами других формирователей контрольных сигналов по модулю три первой и второй групп и входами других формирователей сигналов коррекции первой и второй групп.При этом каждый формирователь сигналов коррекции содержит элементы И с первого по шестой, элементы ИЛИ и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого подключен к первым входам третьего и пятого элементов И, причем выходы первого и второго элементов ИЛИ соединены соответственно с первым входом шестого элемента И и с первым входом четвертого элемента И, выход первого элемента И подключен к вторым входам третьего и шестого элементов И, вторые входы четвертого и пятого элементов И соединены с выходом второго элемента И, первые и вторые входы элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и второго элемента ИЛИ соответственно объединены и являются первым и третьим прямыми входами формирователя, вторым и четвертым прямыми входами которого являются входы первого элемента И, а первым, третьим, вторым и четвертым инверсными входами - соответственно первые и вторые входы первого элемента ИЛИ и второго элемента И, выходами формирователя являются выходы элементов И с четвертого по шестой.На фиг, 1 представлена функциональная схема предлагаемого устройства; на фиг. 2 - функциональные схемы наиболее предпочтительных вариантов выполнения формирователей сигналов коррекции для случаев выполнения накопителя из четырех - шести- разрядных модулей памяти соответственно.Устройство содержит (фиг. 1) накопитель 1, выполненный из модулей 2 памяти, с адресными 3, управляющими 4 и 5 и числовыми 6 входами, первую группу формирователей 7 контрольных сигналов по модулю три, первую группу формирователей 8 сигналов коррекции, первый 9 и второй 10 формирователи сигналов четности, контрольные входы 11 и числовые выходы 12 накопителя 1. Устройство содержит также вторую группу формирователей 13 контрольных сигналов по модулю три, вторую группу формирователей 14 сигналов коррекции, третий 15 и четвертый 16 формирователи сигналов четности и блок 17 сравнения с одними из входов 18 и выходом 19.Накопительсостоит из М модулей 2 памяти, число разрядов каждого из которых К равно от четырех до восьми. В соответствии с этим числовые входы 6 и выходы 12 подразделяются на М групп, а адресные входы 3 - на 1. групп по К разрядов в каждой группе. Каждая группа входов 3, 6 и выходов 12 подключается к входам соответствующего из формирователей 7, 8, 13 и 14, число которых в каждой группе равно (М+ 1.).Каждый из формирователей 8 и 14 сигналов коррекции для примера выполнения накопителя 1 из четырехразрядных модулей 2 памяти содержит (фиг. 2) элемент55 довые комбинации кодам чисел, содержащим одинаковое количество единиц. Математически значения первого Р и второго ИСКЛЮЧАЮЩЕЕ И,/1 И 20, элементы И21 - 26 с первого по шестой, первый 27 ивторой 28 элементы ИЛИ.Для примера выполнения накопителя 1из пятиразрядных модулей 2 памяти каждый из формирователей 8 и 14 содержит(фиг. 3) элементы ИСКЛЮЧАЮЩЕЕ ИЛИ29 - 31, элементы ИЛИ 32 - 34 и элементыИ 35 - 46,Для примера применения шестиразрядО ных модулей 2 памяти каждый из формирователей 8 и 14 содержит (фиг. 4) элементыИСКЛЮЧАЮЩЕЕ ИЛИ 47 - 50, элементыИЛИ 51 - 54 и элементы И 55 - 86.На фиг. 2 - 4 обозначены например, прямые 6 - 6, и инверсные 6 - 6, значениясигналов, поступающих по соответствующимразрядам группы входов 6.Устройство работает следующим образом.Работу устройства рассмотрим на при 20 мере выполнения накопителя 1 из четырехразрядных модулей 2 памяти (фиг. 1) и формирования значений контрольных разрядовиз значений информационных разрядов навходах 6.В режиме записи по входам 3 поступаюткоды адресов чисел, подлежащих записи вочередном цикле записи. На входе 4 устанавливается потенциал разрешения записи,а по входам 6 поступают коды чисел, которые должны быть записаны по данному адзо ресу. Прямые и инверсные значения кодовчисел поступают также на входы формирователей 7 и 8 (фиг. 2), причем каждая группавходов 6 поступает на входы соответствующего формирователя 7, 8. В каждом формирователе 7 образуется вычет по модулю триЗ 5 от соответствующей четырехразрядной группы значений кода числа. На выходе каждогоформирователя 7 образуются сигналы с весом один и с весом два. Все выходыс весом один всех формирователей 7 пода 4 ются на соответствующие входы формирователя 9. Выходы с весом два всех формирователей 7 подаются на соответствующие входыформирователя О. Таким образом, получается вычет по модулю три входного числа.С помощью полученных двух контрольных45 разрядов можно обнаружить все ошибки водном и трех разрядах. Однако четырехразрядная ошибка (переход комбинации 0000в комбинацию 1111 и обратно) не обнаруживается, не обнаруживается также часть двухкратных ошибок. Для обнаружения всехдвухкратных ошибок вводятся формирователи 8, с помощью которых удается присвоить различные кодовые комбинации кодамчисел, содержащим различное количество единиц в разрядах числа, и одинаковые ко 1149315Р 2 контрольных разрядов, получаемых на выходе. формирователей 9 и 10, можно описать следующим образом:Р 1= Дг, 9 х,х,(х,"х,) х,х(х 9 х,)Цмод. 2;Р 2 = Е гхх(х хз)чхх(х,хмод, 2;где г г - вычет по модулю три с весом один и весом два соответственно;1 - номер модуля 2,= 1 - ;М;- 10хх,х,х - значения разрядов кодачисла 1-й группы входов 6.Значения контрольных разрядов Р и Р 2 поступают на входы 11 накопителя 1. По входу 5 подается сигнал обращения и информационные разряды числа совместно с контрольными записываются в соответствующие разряды накопителя 1.В режиме считывания значения контрольных разрядов Р 1 и Р 2 поступают на входы 8 блока 17, а информационные разряды 0 поступают на входы формирователей 13 и 14, а с их выходов - на входы формирователей 15 и 16, В результате на выходе формирователей 15 и 16 образуются значения контрольных разрядов из считанных информационных разрядов. Выработка значений контрольных разрядов при считывании полностью аналогична получению их прй записи, В результате в блоке .17 происходит сравнение контрольных кодов, что позволяет на выходе 19 получить признак совпадения или несовпадения.Работа устройства с модулями другой разрядности происходит. аналогично. Поскольку процент обнаруживаемых ошибок при модулях два с четырьмя разрядами выше, чем при модулях два с большей разрядностью, то целесообразно организовать накопитель 1 так, чтобы старшие разряды ко-. да чисел хранились в четырехразрядных модулях два, а младшие - в модулях два большей разрядности, что также повышает достоверность хранения информации. Количество тех и других модулей два определяется из требований по надежности к устройству.Таким образом, для четырехразрядных модулей два памяти обнаруживаются все ошибки кратностью один - три разряда, т.е, всего 93,7% всех однонаправленных ошибок, и не обнаруживаются четырехкратные ошибки, а для пятиразрядных модулей два памяти обнаруживаются все ошибки кратностью один, три - пять бит.Технико-экономическое преимущество предложенного устройства заключаются в более высокой точности контроля по сравнению с известным устройством.Составитель Т. ЗайцеваТехред И. ВерееТираж 584ИИПИ Государственного комитетапо делам изобретений и откры5, Москва, Ж - 35, Раушская наППП Патент, г, Ужгород, ул. Корректор ПодписноеСССР ийд. 4/5 Проектная