Патенты с меткой «п-разрядных»

Номер патента: 238889

Опубликовано: 01.01.1969

Автор: Бурмака

МПК: G06F 7/04

Метки: двоичных, двухпредельного, п-разрядных, сравнения, чисел

...через собирательную схему 10 - в анализатор 21.На второй вход вентиля 1 б по шине 27 параллельного ввода поступает значение и-ого разряда (6) числа нижний предел, Оно же поступает через диод 18 и инвертор 30 на вход схемы ИЛИ-НЕ 29, второй вход которой соединен с шиной установки нуля 25, а третий - с шиной параллельного ввода разряда Ьчис:а нижний предел 27,Если Ь,=1, то на выходе вентиля 1 б формируется сигнал, поступающий через собирательную схему 12 в анализатор 21, который формирует при этом ответ не совпало 31. Если указанный сигнал с выхода вентиля 1 б формируется не в и-пом логическом узле 34, например в и - 1, та он поступает не только в анализатор 21, но и через собирательные схемы 8 на входы вентилей 15 всех старших...

Номер патента: 268530

Опубликовано: 01.01.1970

МПК: G06F 7/58

Метки: двоичных, п-разрядных, псевдослучайных«, равномерным, распределением, формирования, чисел

...разложением в ряд Фурье функций х(1) и у(1) на совпадающих временных интервалах, равных периоду х(1).Для этого можно использовать, например, приближенные формулы Бесселяа,= - г,. соз / (3)1=от - С г 81 п /л, ж= агс 1 да, рез и+ 1 начальное значение Я"к и период М-последовательности по следующей формуле; и - 15 с = - Лйк 0+2 ЬР" Ясозй , (7)й:1 где ЛЯх ф - Як ф 1 р и Из анализа формулы (7) следует, что дискретный спектр всевдошумовой решетчатой функции близок к равномерному с небольшим подъемом в области низких частот.По установившейся реакции системы напсевдошумовую функцию определяется изменение амплитуды и начальной фазы гармонических составляющих сигнала, прошедшего через систему. Для этого по формулам (3) - (6)...

Номер патента: 378841

Опубликовано: 01.01.1973

Автор: Сто

МПК: G06F 7/02

Метки: двоичных, двух, п-разрядных, сравнения, чисел

...25 И 2 подключены к соответствующим поразрядным шинам прямого и инверсного значе= ния сравниваемых чиселс Выход поразрядной схемы ИЛИ 3 подключен к первому входу поразрядной схемы И 1. Второй вход по разрядной схемы И 1 и третий вход пораз3рядной схемы И 2 данного разряда- подключен к выходу поразрядной схемы И 1 старшего разряда. Выходы поразрядных схем И 2 соединены с соответствующими входами многовходовой схемы ИЛИ 4, выход которой через первую схему НЕ 7 соединен с входами выходных схем И 5 и бвторой вход первой выходной схемы И 5 подключен к выходу схемы И 1 младшего разряда, а второй вход выходной схемы И б через схему НЕ 8 соединен с выходом выходной схемы И 5,Пусть сравниваемые числа А и В равны (А=В), Тогда все схемы ИЛИ 3...

Номер патента: 489220

Опубликовано: 25.10.1975

Автор: Коган

МПК: H03K 13/24

Метки: двоичных, кодов, п-разрядных, преобразования

...дешифратора 13.. Выходные шины дешифратора 13 черезэлемент ИЛИ 14 подключены к накапливающему сумматору 15,Устройство работает следующим образом,Известно, что каждому кодовому слову.постоянного веса можно сопоставить число Н ( Юо ), равное сумме биноминальных коэффициентов С + Я -1 (С + й -1);Р 8Р Рприписанных единичным нулевым символам.в (р + 1 - 1) - м разряда слова.В процессе работы устройства импульсло шине начальной установки 2-1 записывает число "нуль" в накапливающий сукматор 15 и в зависимости от веса преобРазуемого кода по шине 2-2 (шине 2-3)число лединииа" ("нуль 5 в счетчик 8 и"нуль" (единица" ) в счетчик 9 при весет и п,-щ (весе в, + 1 и и, -ю,-1),Символы преобразуемого кода по входной кодовой шине 1 последовательно...

Номер патента: 531151

Опубликовано: 05.10.1976

Авторы: Белков, Братальский, Златников, Лушпин

МПК: G06F 7/04

Метки: двоичных, двух, п-разрядных, сравнения, чисел

...сравнеьия 1, а ( -ый вход второй группы входов - ко второму выходу той же ячейки. Р,) -ой ячейке 2 и) -го яруса-ый вход первой группы входов соединен с первым выходом К ( ) - 1) +-ой ячейки 36 сравнения 2 К.-разрядных кодов ( ч -1)-гэ яруса, а-ый вход второй группы входовсо ьторым выходом той же ячейки 2, Кроме того, каждая ячейка сравнения 2 К;разрядных кодов состоит из элемента И-ИЛИ -НЕ 3, содержашего К. элементов И 4-7 и элемент И-НЕ 8, причем-ый вход первой группы входов ячейки 2 соединен с-ым элементом И 4-7, а-ый входвторой группы входов ячейки 2 - с-ым, а (+1) -ым К-ым элементами И 4 7 и элементом И-НЕ 8, а выход элеме та И-ИЛИ-НЕ 3 подключен ко второму вячейки сравнения 2, вь Рез А с В н Быстродействие предложенного устройства...

Номер патента: 554537

Опубликовано: 15.04.1977

Авторы: Боюн, Писарский

МПК: G06F 7/385

Метки: массива, п-разрядных, суммирования, чисел

...последовательными входами счетчиков 2. Управляющие входы вентилей 4 соединены с первым выходом 9 устройства управления 7, Группа вентилей 3 старших разрядов включена между т параллельными выходами счетчика 2 старших разрядов и младшими т входами 10 сумматора 1, последующие группы вентилей3 включены между параллельными выходами и входами соседних по старшинству счетчиков 2. Управляющие входы всех групп вентилей 3, а также параллельные входы счетчика 2 младших разрядов соединены со вторым выходом 11 устройства управления 7. Последовательные выходы п счетчиков 2, начиная со старших разрядов, соединены с единичными входами 12 и триггеров регистра 5 соответственно, выходы которого через и дополнительных вентилей 6 соединены с и входами...

Номер патента: 561959

Опубликовано: 15.06.1977

Авторы: Голованевский, Дельберг, Коган, Тильман

МПК: G06F 7/04

Метки: двоичных, п-разрядных, сравнения, чисел

...шине 6,При вводе в регистр первого сравниваемого кода (по шинам А, - А) триггеры 1 принимают состояние, повторяющие значения соответствующих разрядов этого кода.После этого по шинам Б - Б, соединенными со счетными входами триггеров, в регистр вводят второй сравниваемый код. В результате -й триггер регистра (=1 - и) будет в состоянии О, если состояние, принятое им после ввода первого кода, совпадает со значением -го разряда, второго вводимого кода, В противном случае -й триггер будет в состоянии 1,Таким образом, если значения всех разрядов сравниваемых кодов совпали, после ввода этих кодов в регистр все триггеры 1 будут находиться в состоянии О, сигнал О будет снят также с выхода элемента 2, а на выходной шине 5 появится сигнал ицвертора...

Номер патента: 565296

Опубликовано: 15.07.1977

Авторы: Прошин, Силов

МПК: G06F 7/02

Метки: двоичных, п-разрядных, сравнения, чисел

...регистра 2 и входаии установки нуля младшего разряда регистра 1, Выходы поразрядных элементов И через элементы ИЛИ 5 соединены с выходами А больше зО Б и Б больше А устройства, а выходы эле3ментов ИЛИ 5 через элементы НЕ 6 соединены со входами оконечных элементов И 7, выход которого является выходом А-Б (А равно Б) устройства.Сравнение чисел осуществляегся поразрядно, начиная со старшего разряда. Допустим, число А, записанное в регистр 1 - больше числа Б, записанного в регистр 2, и что код числа А = 100, а числа Б=О 11, т. е. А - больше Б. При сравнении на выходе элемента И 3 старшего разряда формируется едивичный сигнал, который поступает на выход устройства через элемент ИЛИ 5, информируя, что А - больше Б. При этом все разряды...

Номер патента: 575651

Опубликовано: 05.10.1977

Авторы: Готтфрид, Гюнтер, Карл, Роланд

МПК: G06F 7/52

Метки: двоичных, п-разрядных, умножения, чисел

...разряды множителя соединены через селектор множителя 17 с управляющим входоми -А полного сумматора. При атом множитель в каждом цикле,обработки сдвигаепся вправо на й битов, и имеется соответствующий адрес сдвига входа селектора множителя 2. Например, 24-разрядный множитель обрабатывается в течение. трех циклов.Ко входам узла декодирования:18 подключены восемь младших раэрщов,;,множителяи их инверсные эначейня.:8. уэдв.аекодироЬания 18.формщюФся сегида:управлениядля сумматоровФ,; ЭФи сигналы запоминаются в рЖФстре ьййжнтеля 17, поэтомууже к началу: цйкдю обработки имеетсяинформация иа управляюших входах первых5четырех сумматоров 4-7. При атом время распространения сигналов через узел декодирования 18 сокращается за счет использования...

Номер патента: 601691

Опубликовано: 05.04.1978

Авторы: Боюн, Малиновский, Писарский

МПК: G06F 7/385

Метки: п-разрядных, суммирования, чисел

...устройстводля суммирования и -разрядных чисел,содержащее сумматор, блок управления,и входных элементов И, первые входыта которых соединены с первым выходом блока управления, счетчики и элементы "И" 3Недостатками этого устройства являются;Например, для случая К =1000, И =30 и где 1 - задержка переноса в одном разряде сумматора;1- длительность импульса;ф - время задержки нарастания фронта 10 на выходе схемы И; иолучим выигрыш по быстродействию для предлагаемого устройства по сравнению:- сумматором со сквозным переносомЯ =9 раз;- сумматор с частично-групповым переносом при числе групп равным шести 20Й =6 раэ;- сумматор с параллельным переносомЯ = З,ЗФ 4,8 раэ,Кроме существенного выигрыша по быстродействию, предлагаемое устройство...

Номер патента: 623201

Опубликовано: 05.09.1978

Авторы: Макеев, Черкачов

МПК: G06F 7/38

Метки: возведения, квадрат, п-разрядных, чисел

...16 четвертого разряда выходного сумматора и со входом комбинационного сумматора 17 группы 18 и 26т,д, Выходы элементов И группы (-1)го разряда регистра 1 соединены совходами групп комбинационных сумматоров, выходы которых соединены с (21-1),(2 -2), (И) разрядами выход"ного сумматора. Выходы элементов И 9группы 8, относящейся к ( И "1)-муразряду регистра 1, соединены со входами групп 19-22 комбинационных сум,сматоров , выходы которых соединенысо входами 23 - 26, (2.И -1), (2 И -2)до ( И+1 ) разрядов выходного сумматора.Выходы переносов из группы,комбинационных сумматоров, выход которой соединен с К -ым разрядом выходного сумматора, соединены со входами группысумматоров 17, выход которой соединенс ( К+ 1) -йм разрядом выходного сумматора....

Номер патента: 631918

Опубликовано: 05.11.1978

Авторы: Евдокимов, Зубенко, Кизим, Пивен, Плющ, Пухов

МПК: G06F 7/38

Метки: возведения, квадрат, п-разрядных, чисел

...В ных чисел. Устройство содержит входные шины 1-4, двухвходовые элементы И-НЕ 5, одно разрядные сумматоры 6, элементы Не 7 1 О и выходы 8-15 устройства.Устройство работает следующим образом.На входную шину 1 поступает значение старшего разряда возводимого в квадрат числа, а значение старшего разряда результага снимается с выхода 8, Выходы 14 и 15, с которых снимается значение младших разрядов результата, из за простоты получения значений этих раэря дов соединены соответственно с нулевой шиной устройстм и входной клеммой, на которую поступает значение младшего разряда. На свободные входы 16 сумматоров, выходы которых соединены с 25 (2 И - 4)-ого по (2 у 1 -) - й элементами Не 7, подаются значения логической единицы.При поступлении на...

Номер патента: 631919

Опубликовано: 05.11.1978

Авторы: Жабин, Корнейчук, Тарасенко, Щербина

МПК: G06F 7/39

Метки: кодом, п-разрядных, последовательным, представленных, умножения, чисел

...нули (цепи установки исходного состояния на чертеже не показаны). В каждом цикле на информационную шицу 8 поступает очередная цифра множителя, а на информационную шину 9 - очередная цифра множимого, причем множитель поступает на вход устройства младшими разрядами вперед, а множимое - старшими разрядами вперед, (Например, множитель .Е является результатом умножения, а мнсжимое - результатом деления или извлечения корня в других операционных блоках), В каждом цикле по управляющему сигналу, поступающему на шину управления 7, происходит сдвиг регистров 2 и 3. При сдвиге в младший разряд регистра 2 множимого и в старший разряд регистра 3 множителя заносятся очередные цифры. Одновременно с этим принимаемая щ цифра множителя управляет...

Номер патента: 634275

Опубликовано: 25.11.1978

Авторы: Авилова, Мельник, Шпилевский

МПК: G06F 7/385

Метки: двоичных, п-разрядных, суммирования, чисел

...0011 100 - п ямой ко ез льтар др ута К-го сложения;- 0000 1 О - (К + 1) -ое слагаемое;(О- 0100 010 -- прямой код результата (К + 1) -го сложения.Греобрдзуя дополнительный код на выходах 3, 10, 11 устройства в прямой, получаем, что результат (К + 1)-го сложения равен - - 0.01000 О, т. е. совпадает с результатом сложения отрицательных чисел в прямых колах.Устройство в этом случае работает следуюсццм образом. Сложение дополцитель ных колов отрицательных чисел а и в приводит к переполнению числовых разрядов сумматоран перенос со стя)иего числового разряда цереклкгцяет знаковый разрял сумматора 1 ц 0. 11 оскольку в знаковом рязряле сн тццкя 9, хранипего число55 (. =- .11(Н), ндхолнтся 1, то срабатывает элемент 4, цспсс с ныхолд которсно...

Номер патента: 640291

Опубликовано: 30.12.1978

Авторы: Бирюков, Левин, Очеретнюк, Хуторецкий

МПК: G06F 7/38

Метки: двоичных, квадратор, п-разрядных, чисел

...с 1 - 1, 2 - 2,1 0 введенного в сумматор 2 с регистра 1. На выходе сумматора 2 образуется в параллельном двоичном коде результат квадрнровання числа, установленного на регистре 1.Алгоритм раооты квадратора двоичных чиссл рассмотрим на конкретном примеПод каждым частичным произведением указаны номера разрядов множителя и множимого, из цифр которого оно образовано.При возведении числа в квадрат операцию умножения можно существенно упростить. Действительно, частичные произведения 1 - 2 и 2 - 1, 1 - 3 и 3 - 1, 1 - 4 и 4 - 1, 2 - ЗиЗ - 2,2 - 4 и 4 - 2,3 - 4 и 4 - З,образованные разноименными разрядами сомноудвоение полученной суммы, что позволит учесть частичные произведения 1 - 2,1 - 3,1 - 4,2 - 3,2 - 4 и 3 - 4,1 О О 0 1 1 О О 0 1 1 0...

Номер патента: 650075

Опубликовано: 28.02.1979

Авторы: Добрис, Корчагин, Лакийчук, Садомов, Хохлов

МПК: G06F 7/39

Метки: п-разрядных, умножения, чисел

...последовательности с выходов элементов И 3, 4, 5, 11 - 13, образующие 6 произведений А, В; (1=1, 2, 1=1, 2, 3), поступают через соответству.ющие двух - и трехвходовые сумматоры на входы 17, 19, 21, 23 двоичного счетчика результата в соответствии с весовыми коэффициента)ли 2-)к-/ г 1Первый цикл заканчивается по истечении полного периода работы генератора 7 :псевдослучайных чисел.Бо втором цикле в преобразователи 1, 2 код в вероятнос заносятся коды В В в преобразователь 8 в к Аз, а остальные преобразователи 9 и 10 обнуляются, Вычисления повторяются, По окончании второго цикла с первых разрядов счетчика результата, т. е. с каскадов преобразователей 1, 19, 21 считывается результат произведения. Операция закончена.Для разъяснения сущности...

Номер патента: 662935

Опубликовано: 15.05.1979

Авторы: Долголенко, Корчинская, Луцкий

МПК: G06F 7/38

Метки: арифметических, выполнения, конвейерное, множеством, одновременного, операций, п-разрядных, чисел

...табл,2, то бла 1 бдаря"йалйчию кода 1в триггере 1 откроется схема 50 .14; и связанные с ее выходами схемы 15; и 16. Это приведет к тому, чтосостояние триггеров 4, 52 р 1 3 у 4 р 5 еф2 е+2 и 3;, изменится в срответствии с первыми двумя строками табл.2. Вследствие этого произойдет преобразование кодов двух соседних цифр частичного результата вида ОТ и 11 соответственно в коды 11 и О 1, Если же в триггерах 4, 5, 4 н 1 и 5,1 находится такая же ин ОФормация, как в двух нижних строках табл,2, то благодаря наличию кода1 в триггере 1; , откроется схема 10; и связанные с ее выходами схемы 11 е и 12 е . Это приведет к 65( квазиканоническим кодом, а содержимое триггеров 4; и 5;, а также 21 и 3;+1 остается прежним, поскольку схема 13; заперта...

Номер патента: 675420

Опубликовано: 25.07.1979

Авторы: Зайцев, Панков, Поух, Червяков

МПК: G06F 7/02

Метки: десятичных, п-разрядных, сравнения, чисел

...хранятся в регистрах 4 узлов 3 хранения.При помощи дешифраторов 5 информация преоб.разуется из двоично.десятнчного кода в десятичный и на выходах запоминающих матриц 6 появляются потенциалы, которые поступают насоответствующие входы элементов И 2, Послетого, как информация будет набрана во всехразрядах запоминающих матриц б по шине 11управления поступает сигнал, который переводит счетчик 7 в первое состояние, Код счетчикапоступает на дешифратор 8 и на соответствую.шем выходе появляется потенциал, которыйпоступает на соответствующий элемент И 2. Если на всех первых выходах узлов хранения име.ются потенциалы, то элемент И 21 вырабатывает сигнал, который переводит триггер 11 вединичное состояние,Потейциал на первых,. выходах...

Номер патента: 690478

Опубликовано: 05.10.1979

Авторы: Асатиани, Вепхвадзе, Кублашвили, Мирианашвили, Скобелева, Смородинова, Чачанидзе

МПК: G06F 7/39

Метки: двоичных, кодов, п-разрядных, умножения

...8, так как на шину управления 11, начиная со второго такта, подается нулевой сигнал. В результате за семь тактов дробная часть кода множителя записывается в статический регистр 10. Пусть множимое равняется -0,101 ОВ Х(- -Да - ), а множитель -0,1100101 ( --- ), Тогда из регистра сдвига, множимого 26 подается дополнительный код 1,010001, а из регистра сдвига множителя 1 - дополнительный код 0,1100101,На первом такте на выходе элементаИ 2 будет единичный сигнал, который запишется в первый триггер (п - .1) разрядногорегистра 10. На выходе элемента ИЛИ 30 будет нулевой сигнал из-за наличия нулевого сигнала на выходе элемента задержки 28. В результате на выходе элемента И 9 будет единичный сигнал, который через цепочку одноразрядных суммато)ов...

Номер патента: 699521

Опубликовано: 25.11.1979

Авторы: Вайнштейн, Волошин, Евдокимов, Зубенко, Месяц, Плющ

МПК: G06F 7/38

Метки: возведения, двоичных, квадрат, п-разрядных, чисел

...с=21 выходом устройства, 3 -ый вход устройства (с д 2,3, 1) соединен с первыми входами (В-) )-ого элементов И, вторые входы которыхподключены к-ому (к=1,2 Я)входу устройства.На чертеже представлена фуКцио 1 а -ная схема предлагаемого устройства дляслучая возведения в квадрат четрехразрядных чисел (=4),Устройство содержит входы 1-4,элементы И 5, одноразрядные сумматоры 6, выходы 7-14,Устройство работает следуюиИм образом,На вход 1 поступает значение старшего разряда возводимого в квадрат числа,а значение старшего разряда результатаснимается с выхода 7. На вход 4 поступает значение младшего разряда возводимого в квадрат числа, а значение младшего разряда результата снимается с вы 20хода 14 Например, при поступлении навходы 1-4...

Номер патента: 728124

Опубликовано: 15.04.1980

Авторы: Кузнецов, Пелюнский

МПК: G06F 7/04

Метки: п-разрядных, сравнения, чисел

...7 и при этом выход узла формирования приоритетов 5 через элемент НЕ 6 соединяется,со входом узла формирования блокировок 7,второй вход которого соединяется с выходоммежразрядного узла блокировок совпадениямладших разрядов.Допустим, что на входах старшего разрядапоразрядных узлов сравнения 2 имеет местонеравенство А: Б. В этом случае на выходепоразрядного узла сравнения 2 старшего разря.р присутствует нулевой потенциал,которыйпоступает на вход узла формирования приоритетов 5, на выходе которого устанавливаетсяпотенциал, который поцается на один из вхо.дов узла анализа результатов сравнения 8, кроме того, через элемент НЕ б запрещает работу узла формирования блокнровок. При подаче сигнала на вход управления 11, с выхода узла5 снимается...

Номер патента: 734683

Опубликовано: 15.05.1980

Авторы: Дивин, Иртегов, Канова, Орехова, Солодилов

МПК: G06F 7/39

Метки: п-разрядных, умножения, чисел

...11, то преобразование множимого в дополнительный ход производится в следующем (втором) такте умножения. Получающаяся в первом также умножения сумма по гпод 2 с выхода сумматора 1 записывается в регистр 2 частичных произведений, а поразрядные переносы с выходом переносов того же сумматора 1 - в регистр 3 переносов. Поразрядные переносы, которые образуются на выходе первого и третьего дополнительных разрядов сумматора 1, поступают соответственно на первые входы второго и четвертого дополнительных разрядов сумматора 1, т,е. названные разряды сумматора охвачены попарно сквозным переносом. Перенос же с выхода п-го разряда сумматора 1 записывается в (и+1)-ый разряд регистра 3 переносов через элемент И 9, открываемый нулевым сигналом с...

Номер патента: 742933

Опубликовано: 25.06.1980

Авторы: Глухова, Пешков

МПК: G06F 7/39

Метки: деления, десятичных, п-разрядных, чисел

...управления. Сигнал с выхода 11 поступает на управляющий вход дополнительного регистра, управляя запоминанием в регистре 4 содержимого 2 п старших десятичных разрядов регистра 3 (кода восьмикратного делителя). Кроме то-,о, сигнал с выхода 7 блокау : влепи: поступает на первый управляю 1 цп 1: вход регистра 2 частотного, выполняязапсссш;с единицы в младший разряд ре 5 г стра 2. Данная единица гасится во время первого такта первого цикла и сохраняется во всех остальных случаях.Одновременно по сигналу генератора 16импульсов формируется сигнал на выходе10 14 блока управления, Кроме того, срабатывает элемент НЕ 25 и четвертый элемент И 21, обеспечивая формирование сигнала на выходе 13 блока управления, Сигнал с выхода 13 поступает на первый...

Номер патента: 765801

Опубликовано: 23.09.1980

Авторы: Кононович, Май

МПК: G06F 7/38

Метки: двоичных, логарифмов, п-разрядных, потенцирования, чисел

...выходы коммутаторов проходит информация со вторых информационных входов, т.е, на выхо-. дах коммутаторов появляется выходнойкод второго яруса коммутаторов, сдвинутый на 1 разряд в сторону младших.В результате этих операций выходнойкод третьего яруса соответствует входному Коду первого яруса, сдвинутомув сторону младших разрядов на количество разрядов, определяемое сигналом,поступающим на входы управления коммутаторов, т.е. характеристикой. Информация на выходах с первого по восьмой 10 коммутаторов третьей группы представляет собой с первого по восьмойразряды двоичного числа, логарифмкоторого подавался на вход устройствапотенцирования.15 Работа устройства поясняется наследукщих примерах.П р и м е р 1. 1 О 1 0 1 1 1 0 - входной код...

Номер патента: 769541

Опубликовано: 07.10.1980

Авторы: Адамия, Асатиани, Кублашвили, Мирианашвили, Смородинова, Чачанидзе

МПК: G06F 7/52

Метки: двоичных, кодов, п-разрядных, последовательных, умножения

...И 20; логические уровни 72, 73 соответственно на выходах сумматоров 16 и 21; логические уровни 74 на выходе элемента И 23; логические уровни 75,на выходе с, мматора 22; логические уровни 76 на единичном выходе Й 5-триггера 25; логические уровни 77,на шине 26 произведения.Устройсвзо работает следующим образом. Подача множимого по шине 5 и множителя по шине 11 на устройство для умножения последовательных и-разрядных двоичных кодов осуществляется с К (и+1)+1 такта по (К+1) (и+1) - 1-й такт, где К=0,1,2 К, а каждый (К+1) (и+1)-й такт является промежуточным между подачами пар множимого и множителя (см. эпюры 29 и 30 на фиг. 2). Снятие произведения с шины 26 осуществляется с К(п+ + 1) + л такта по (К+ 2) (и+ 1) - 3-й такт, а каждый (К+1)...

Номер патента: 817699

Опубликовано: 30.03.1981

Авторы: Трубицын, Цупрев

МПК: G06F 7/49

Метки: комплексныхчисел, п-разрядных, сумматор

...при отсутствии НЦ.Процесс формирования разрядов повторяется до получения суммы.На основании описанного алгоритма сложения комплексных чисел время сложения определяется по формуле К 2 1+Мв+8 где с =- длительность протцедуры"сло 3 жения операндов видаНЦ.НЦ.НЦ,НЦ.НЦ.НЦ.+ 111111111111111111 - 1-ый операнд 011011011011011011 - 2-ой операнд 000000000000000000 - сумма; й 2= ст (и+8) - длительность процедуры сложения при отсутствии(5) лиал ППП "Патентф,Ужгород,ул.Проектная на одноразрядные сумматоры и складывается с их содержимым, при этом формируются новые коды: поразрядного сложения и переносов.Через и+В/2 раз процесс сложения оканчивается и по сигналу УЗ полученная сумма передается в регистр 4.Выходы блока 5 синхронизации соединены с...

Номер патента: 824208

Опубликовано: 23.04.1981

Авторы: Логачев, Севастов

МПК: G06F 7/62

Метки: п-разрядных, разностидвух, чисел

...21. С выхода элемента ИЛИ 8 сигнал через элемент НЕ 18 проходит на первый вход 24 блока памяти, при этом на его первом выходе образуетсг отрицательный потенциал, который с помощью формирователя 11 подает импульс на вход "становка 1 ф реверсивного счетчика 21, устанавливая все его разряды в единичное положение, блокирует связи блока 24 памяти таким образом, чтобы до конца цикла работы блока изменения на его входах не влияли на состояние его выходов, запрещает прохождение на выходы коммутатора 23 сигналов с прямых выходов триггеров реверсивного счетчика 21 и разрешает прохождение сигналов с его инверсных выходов. По концу генератора 20 импульса на 20 выходе элемента И 1 образуется перепад с высокого потенциала на низкий и на выходе...

Номер патента: 864280

Опубликовано: 15.09.1981

Авторы: Иванцив, Телков

МПК: G06F 7/04

Метки: двух, п-разрядных, сравнения, чисел

...нуль.Соотношение шины переноса сумматора и выходкой шины элемента И-НЕ при различных соотношениях сравнивае-, мых чисел в группе следующие (см.таблицу). Состояние шин переноса сумматоров групп н выходов соответствующих схем И-НЕ анализируются МП, причем, если суиматором старшей группы разрядов сравниваемых чисел определяется неравенство, то результат сравнения трап- Зз слируется на выход устройства сравнения.Иодуль перехода (фиг. 2) содержит управляющие входы 6 и , две груп-, пы информационных входов К- Кр К 40 и управляющие выходыи Ц , На управляющие входы 61 и 3 ИП 7, 10 поступает информация о результате сравнения разрядов чисел в предыдущих старших группах. При этом, если в пре" 4 з дыдущих группах определеко неравенство...

Номер патента: 877528

Опубликовано: 30.10.1981

Автор: Стасюк

МПК: G06F 7/552

Метки: вычисления, двух, квадратного, квадратов, корня, п-разрядных, суммы, чисел

...И выполненыв виде матрицы из элементов И 7 блок4 формирования промежуточного результата состоит из элемента НЕ 8, трехэлементов И 7 и элемента ИЛИ 3,Устройство работает следующим образом.Работу предлагаемого устройстварассмотрим на примере определения .каадратнота карня Р ня сунны каанратов двух чисел Х и У, т,е,-/Х + У=Рили Х + у =Р ,предварительно пред.2. 2ставленных в разрядной форме в видеследующей зависимостиХХ + УУ - РР =О, (1)4,И Я ЛЕХ= Х6где 5(1 ") - значение переноса изстаршего разряда разрядно"."(лЛ)го вектора В " , опреггделяемого на основаниивыражения 877528 г) 1)- величина, п 2 "нри. Ь(ц)= . а 2-(1 имающая з ения (г)= 0 =О 6,Пример 1,вектор(,1 Х+УУ) приа точное решениевенно Р=0,8125 илчпри и 4 Х 1(ОО ре оСнованиИ выи...

Номер патента: 900282

Опубликовано: 23.01.1982

Авторы: Баженов, Кремез, Роздобара

МПК: G06F 7/49

Метки: десятичных, п-разрядных, сложения, чисел

...работает следующим образом.Одновременно на входы декады устройства поступают суммируемые десятичные цифры А и В в нормальной Форме системы Фибоначчи и перенос из младшей декады Р, Формируются переносы и первая промежуточная циФра, затем осуществляется подсуммирование переносов и блокирование переноса из младшего разряда декады в случае четырех единиц на входе блока логических элементов, образование второй промежуточной цифры и новых переносов и так до тех пор, пока не прекратится образование переносов и на выходах сумматоров 1"4 не образуется код суммы, В дальнейшем этот код переписывается на нормализатор, где с помощью операции свертки про" исходит нормализация кода результата.а) А 4,В 4, Р 1 1 2 34+4+1 щ 91 О 1 О А 1 О 1 О В 5...