Устройство для решения системалгебраических уравнений

ОП ИКАНИЕ ИЗОБРЕТЕНИЯ Сееоз Советскнх Соцнавктнческнх Республнк(22) Заявлено 05.1278 (2) 2690993/18-24с присоединением заявки Нов(51)М К,з Государствеиый комитет СССР ао делам изобретеиий и открытий(088.8) Дата опубликования описания 1503.81(54) УСТРОЙСТВО ДЛЯ РЕШЕНИЯ СИСТЕМ АЛГЕБРАИЧЕСКИХ УРАВНЕНИЙ Изобретение относится к цифровой вычислительной технике и может быть использовано при решении систем алгебраических .уравнений.Известно устройство, состоящее из блоков вероятностного кодирования, выходыкоторых подключены ко входам блока схем совпадения, соединенного с выходным блоком через блок реверсивных счетчиков (1).Недостаток этого устройства - больвве затраты времени, необходимые для достижения высокой точности результата перемножения, связанные с длительностью процесса вероятностного кодирования.Наиболее близким по технической сущности и достигаемому резуль" тату к предлагаемому является устройство, содержащее блок управления, подключенный выходом к управляющим входам буферного регистра, сумматора, первого идорого блока памяти, первого и вто рого регистра, соединенного входомс выходом второго блока памяти, а выходом -, с первыми входами блоковумножения, .подключенными вторымивходами к выходу первого регистра,соединенного входом с выходом первого блока памяти а выходами - ковходам буферного регистра, подключенного выходом к первому входу сумматора, соединенного вторым входоми выходом с выходом н входом накопителя 2 Недостаток такого устройства -оно предназначено для умноженияматрицы на вектор и имеет ограниченность класса решаемых задач, обусловленную отсутствием блоков и связей, необходимых для реализациитехнически близкой матричному произведению задачи - решению системыалгебраических уравненийАО=Е,где А - матрица коэффициентов,размером пхп,Е - известная функция,итерационным методом Якоби:Пь 1)к+(АПк ) ТПк+,Ргде к - номер итерации,Г - итерационный параметр,.Т=Е+ТА " матрица перехода (Еединичная матрица),Цель изобретения - расширениекласса, решаемых задач. поставленнаяцель достигается .тем, что в устройство, содержащее блок управления, 813445выход которого подключен к управляющим входам буферного регистра, сумматора, первого и второго блоков памяти, первого и второго регистров,выход которого соединен. с первымивходами блоков умножения, вторыевходы блоков умножения соединены свыходом первого регистра, а выходыподключены ко входу буферного регистра, выход которого соединен спервым входом сумматора, выход и второй вход которого соединены соот ветственно с первым входом и выходом накопителя, введен коммутатор,первый вход которого соецинен с.выходом накопителя, второй вход и выходкомМутатора подключены соответственно к выходу и входу второГо регистра,а управляющий входкоммутатора соединен с выходом блока управления,выход второго блока памяти соединенсо вторым входом накопителя,Наличие в устройстве коммутаторапозволяет осуществить многократноеумножение матрицы на вектор с использованием результата одного умножения в качестве множителя для другого умножения, что необходимо длярешения системы алгебраических уравнений согласно формуле (1),На чертеже представлена блок-схема устройства. Устройство содержит блок 1 управления, блок 2 памяти, регистр 3, Кблоков 41 -4 к умножения, буФерный регистр 5, сумматор б, блок 7 памяти,накопитель 8, коммутатор 9, регистр10.Блок 1 управления синхронизируети управляет работой всех блоков исключая накопитель 8 и блоки 4 1 -4 хумножения,Блок 2 памяти служит для хранения матрицы коэффициентов Т, причеминформация записывается в порядкеследования строк.Регистр 3 содержит число разрядов,необходимое для размещения К слов(кп) из блока 2 памяти и соответственно предназначен для храненияэлементов матрицы Т,Блок 7 памяти имеет емкость 2 пслов и служит для хранения п компонентов вектора нулевой итерации решения О и п компонентов вектораправой части 90 "Регистр 10 представляет собой регистр сдвига с числом разрядов,соответствующим М словам и предназначен для хранения на каждой А-тойитерации работы устройства компонентвектора решения О, полученного на,предыдущей итерации.Блоки умножения 4-4 служат дляпараллельного перемножения чисел,содержащихся в регистре 3 на соответствующие им первые С чисел, содержащиеся в регистре 10. 5 16 15 20 25 30 35 40 45 50 55 60 45 Буферный регистр 5 предназначендля хранения результатов перемножения и передачи их в сумматор б.Сумматор б служит для суммирования полученных произведений.Накопитель 8 имеет емкость ислов и предназначен для хранениякомпонент вектора правой части Ми слов последующего накоплениякомпонент вектора решения П"ф, получаемого на /с-той итерации.Коммутатор 9 служит для подключения по сигналу с блока 1 управления выхода накопителя 8 ко входурегистра 10 или замыкания выходарегистра 10 на его вход.Устройство работает следующимобразом,По сигналу с блока 1 управленияоткрывается коммутатор 9 и компоненты вектора нулевой итерации решенияП о через накопитель 8 и коммутатор9 поступают из блока 7 памяти в регистр 10, после чего сигналом с блока 1 управления коммутатор 9 закрывае.".ся, и компоненты вектора правойчасти Р заносятся из блока 7 памяти в накопитель 8, Одновременно посигналу блока 1 управления из блока2 памяти выбираются первые фс чисел,принадлежащие первой строке матрицыкоэффициентов Т и заносятся в регистр 3. После чего они на К блокахумножения параллельно умножаютсяна первые К чисел регистра 10, являющиеся элементами вектора Оо. Результаты перемножения поступают в буферный регистр 5, а оттуда - на сумматор б, где происходит суммированиеполученных .произведений между собойи с поступающей из накопителя 8 первой компонентной вектора правой части 9 , которая затирается в накопителе 8 полученной суммой, являющейся частью первой компоненты векторарешения, Затем по сигналу блока 1управления из блока 2 памяти врегистр 3 заносятся вторые к чисел,принадлежащие первой или второйстроке матрицы коэффициентов Т. Одновременно сигнал блока 1 управления поступает на регистр 10, а также открывает вход коммутатора 9,через который осуществляется циклический сдвиг регистра 10 на К слов.Затем соответствующие к компонентывектора Оф из регистра 10 поступают иа блоки 41-4 умножения и умножаются на числа, поступающие изрегистра 3 с последующей передачейполучаемых произведений в буферныйрегистр 5. При этом, если числа,содержащиеся в регистре 3, принадлежат первой строке матрицы Т, то насувеваторе б по управляющему сигналусуммируются. все произведения, хранимые в буферном регистре 5, с полученной ранее частью первой компонентой вектора решения П , если они813445 Формула изобретения принадлежат второй строке, то информация буферного регистра суммируется со второй компонентой вектораправой части Р , если - первой ивторой строке, то указанные две процедуры суммирования выполняются раздельно для части произведений; множимые которых принадлежат первой,а затем второй строке. Таким образом, в накопитель 8 из сумматора 6записывается часть первой или частьвторой компоненты вектора решенияО . Аналогичным образом в накопите-,ле 8 формируются все компоненты искомого на первой итерации вектораП . После чего по сигналу блока 1управления открывается вход коммутатора 9 и компоненты вектора Пзаписываются через коммутатор 9 врегистр 10 из накопителя 8, в которыйодновременно заносится векторправой .части 9 из блока 7 памяти,Работа устройства на 2-ой,К-той итерации происходит аналогично. При этом определяются компоненты векторов решения П ф, , О ",Реализацию устройства для решения системы алгебраических уравнений можно осуществить на основе микросхем серии К 502.Введение в устройство коммутатора, подключенного к накопителю, второму регистру и блоку управления,позволяет существенно расширить функциональные возможности за счет решения класса задач - систем алгебраических уравнений. Устройство для решения системалгебраических уравнений, содержащее блок управления, выход которогоподключен к управляющим входам буферного регистра, сумматора, первого и второго блоков, памяти, первогои второго регистров, выход которогосоединен с первыми входами блоковумножения, вторые входы блоков умно.1 ф жения соединены с выходом первогорегистра, а выходы - подключены ковходу буферного регистра, выход которого соединен с первым входом сумматора, выход и второй вход которого35 соединены соответственно с первымвходом и выходом накопителя, о т л ич а ю щ е е с я тем, что, с цельюрасширения класса решаемых задач, вустройство введен коммутатор, перрО вый вход которого соединен с выходом накопителя, второй вход и выходкоммутатора подключены соответственно к выходу и входу второго регистра,а управляющий вход коммутатора соединен с выходом блока управления,выход второго блока памяти соединенсо вторым входом накопителя,1. Авторское свидетельство СССР9 450168, кл. С 06 Г 7/39, 1974.2. Заявка Японии Р 52-22218,кл. С 06 Г 7/38, 1978 (прототип) . ВНИИПИ Заказ 775/63 Тираж 745 Подписное Филиал ППП "Патент",г.ужгород,ул.Проектна