Запоминающее устройство с самоконтролем

О Л И С А Н И ЕР 1) 595795ИЗОБРЕТЕН И Сава Советскнх Соаналнстнчесхнх Реслтблнк) 2312674/18 аявкиприсоединением Государственный комнте Совета 1 йнннстров СССР(43) Опубликовано 28,02.78. Б 10.лстень8 ло делам нэооретенн и открытнй(45) Дата опублнко я описания 05.0.78 2) Авторы изобретени В. И. Корне)чук, А. П дская и А, И. Небукин итехнический институт социалистической рево. Марковский Зверев иргоро ина по брьской. Городний, Г. И. Н. П. М вский ордена Ле Великой Октя) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО С САМОКОНТРОЛЕМ В 151 СТС 51 НО- ой лкости Изобретение относится к области запоминающих устройств.Известны запоминающие устройства с самоконтролем 1, 21.Одно из известных устройств содержит накопитель, подсоединенный через адресные цепи к регистру адреса, а через разрядные цепи - к регистрам числа, схему анализа, связанную с блоком управления и с регистром числа, блок обнаружения ошибок, блок коррекции ошибок, схему определения отказавших разрядов, входы которой подключены к выходам регистров числа 1.В этом устройстве для обеспечения надежной работы при наличии отказавших ячеек используются резервные ячейки. Однако каждая отказавшая ячейка заменяется одной резервной ячейкой, несмотря на то, что в отказавшей ячейке неисправны лишь один или несколько разрядов.Из известных устройств наиболее 5 лизки 5 техническим решением к данному изобретению является запоминающее устройство с самоконтролем, содержащее накопитель, адресные входы которого через последовательно соединенные адресный блок, дешифратор адреса и регистр адреса подключены к выходам элементов ИЛИ, а разрядные входы и выходы накопителя через разрядный блок соединены с соответствующими выходами и входами блока Обнаружен 15 н НОррекцнн О 11 Н 001, дополнптсльнь)й Н 21 оптел, блок сравнения, входные регнстрьн элс)Снты И и дополннтсльныс элементы 11 Л 11 12.5 В этом устройстве для обсспечсшя надежной работь 1 прн 112 лпч 1 и Отказ 2111 пх )азрядов В д 2 нной ячсйкс 11 спользуотея рсзс 1)вныс 1)азряды этой жс ячсйк 11.Однако, В п 1)онсссс функцнониро 211 я уст О Пойста, когда чело О-.казаннгх разрядов неел 1 ко, болы 112 я аст 1 рсзсрВных 1)азрядОВ ячеек не принц);аст участия в ра 5 оте накопнтс,1 я, то сннж 1 с 1 надежность и эффсктнВ 11 у 10 емкостьст)011 ства.1 д 1 1,елью наст 051 щсгО и)3001)стсн 1 Явышенне надежности и эффсктннустройства.Г 10 ставленная цсль достигается тс)1, что запом 115 аюгцее устройство с самоконтролем содержнт дополннтсльныс адрссныс 0,1011, с)стчпк, сумматор, блок псреадрсс)пи 1, элемент задержки и допол.Нтсльный ден)и 1)ратор адреса, входы которого подк;почсны к ыходам первого входного регистра, а вых)ды через до полннтельныс элементы ИЛИ соединены суправля)ощмн хо;ами элементов 11, выходы первого Входного регистра подключены через последовательно соединенные элемент за;сржки, первый элемент И 11 второй входной рс гпстр к информационным входам второго итретьего элсс Тсгв И, Бьхо,ы огрых гн)дкиочсны соотвстствлПо к одним Входам элсмлтов ,И и к ходам блока переадресации, Выходы которОГО сосдннснь с др Гими Бхо,а.,1 н эче)1 е 1 то ИЛ 1, Входя Олока сравнсния подключены соответствспио к Выходам первого входного регистра и дополнительного Накопителя и сумматора, а выходы блока сравнепия сосдипены со входами второго входного регистра и сумматора, Вход перво( дополнитслиОго адресного олока подклОчл Бь)ходм )СГИС 1 Рс 1 2 ДРСС 2, 2 СГО ВЫХОД - К ОДНОБХО- ду второго дои олн итс л шго адрссного блока, другой вход которого соединен с .Кодо) Дополнителыого Накопите,51,;1 выходь ВГО)ого дополпительпого адрсспого блока пдклюены соответственно к входам дополпитс;:; но:о накопителя и счетчика.а фиг. 1 изображена схема устроЙ)сБа; на фиг. 2 - схема одного из Вариантов блока псреадрссации.:стро)3 ство сриг. ) Содержит накопитель 1, каждая ячейка которого ичсст опрсдслспнос число резервных разрядов, информационный выход накопитсля 1 соединен через разрядный блок 2 с блоком обпару)кепия и коррекции ошибок 3, Блок 3 содержит регистры числа 4, 5, входы которых подкгиочепы через рс.зрядный блок 2 к Выходам пакопнтсл 51 1, схему анализа 6, сосдппеппую с рсгпстром числа 4 и блоком управления 7. Регистр числа 4 связан с блоком обнаружения ошибки 8, выходы которого подключены к выходному регистру 9 Непосредственно и через блок коррекции ошибок 10, Выходы регистров 4, 5 сьязапы со входом схемы обнаружепия отказавших разрядов 11, выходы которой сосдипспы со входами схемы развертки пслсч 12 и схе:5 ы свертки числа 13, кроме того, ко входам эгих схсч под- КЛЮЧСНЫ ВЫХОДЫ рсгпетрОВ 9, с СООтВСтетВСН- по, а Вьходы эт х же схем связаны с регистром числа -1 и блоком об аружсния опшбкп 8 соо" ВсГствснно (1 ст)ь 5 4 1 срсз Грсппу элсмсптов И.Ира.ряды Оло 2 сс)сдипсны со Б)н)дом накопителя 1. 11 аопптсль 1 подключси через адрссный бсОк 15 и дсПпфратср адреса 16 к рсгОтру адреса 17.УСтро 1 СБО с Кжс СодсржТ ПСр Бый8 П второй 9 дополнитсльпыс адрссныс блоки, счст-ик 20, дополнигслный напггсль 21, блок сравнения 22, сумматор 23, первый 24 и второй 25 входыс рсгистрь 1, дополнитсльньп дешифратор адреса 26, дсшолнитсльпыс элсмспты с. 27, первый 28, В;орой 29 и третий 30 элсмснты 1, элсмсГ задержки 31 элсме 1- ты ИгИ 32 и блок псрсадрссаии ЗЗ. Входы донслнитсльноГО дсшифратора адрес;1 26 подключсны к вьходам первого входи)го рлпс- ра 24, а Выходы с)срС: ДОПОЛИИТСЛЬНЫС Э;С- мепы ИЛИ 27 сосдипспы с управл 5 Ощими входами элементов И 28 - 30, выходы псрвого вхо,Ного регистра 24 подксиочсны через послсдоватсльпо соединепныс элементы задержки 31, первый элемент И 28, второй входной регистр 25 к ппформационным входам второго)01 с 0 30:)лс)1 сн 1Б1, Быхо(ы Оч Орых1 делючспы соотвстствс;П 110 к Од:и) ВходамэсСнт)Б с,.1 И 32 и входам блока 33 псреадрссаци 1, Выходы котор 01 о соединены с дру 5 Гими входами элсмлгов 1.И 32, входы блока сравнения 22 подключены соответственнок Выходам первого входного регистра 24, дополн 1 тсльного накопитсля 21 и смматора 23,и выходы блока сравнешя 22 сосдипепы со11 Бодами Второго входного регистра 25 и сум.чаора 2 З, Вход первого дополпитсльного адресного оло(и 8 подсОчс; к Выхо, регистра адреса 7,; с.го Выходи одпому входуВторо Допо,Питсльного адрсаого блока 19,дру Ой ход к) ОрГО сосдинл с Выходом доИОЛП 1 гс.пНО Ос ПИС 35 21, а ВЫХОДЫ БТОРО:о дополнисльОГО 2 Др сси олока 19 пОДключсп соотвстсч БсшоВходам дополнительного;акопптсля 21 и сСтчика 20.20 Блок персадрссац)и 33 с 1, фиг. 2) содержит суммагор 34 олокмножени 51 35, соединснныс последовательно и подключспныс ковходу элемспта И,И 36, выход которого подклочеп к сум)а;)ру 37. Ььход суммато)а 3725 СВяЗап СО БХОДО 1 ЭЛСМСПГа 1,1,сИ 36 ЧЕРЕЗ ЭЛЕмент Задсрж 1(п 38, кото)ыи сосд:п 1 ен с блокомуправлсиия 7. Быид сумматора 3) являетсяВыходом Оло 2 пс)сс 1 ДРесаиии ЗЗ.с)иисанпос , с:троЙСво раб) аст с.СД Ощимз)бр азом.11 ри считывании псла с накопителя 1, онопоступает на рсгпсры 4, 5 и дальше па блокОпар " жени нПоое 8. ;ОС 11 ОшООК 11 ст, с 1 исЛО СР 23 с ПСРСД 2 СТСЯ 12 БЫХОДПОй РЕГИСТР 9;З 5 в случае пал).:ч 5 Ошибк 1, число поступает навыходноЙ рс.гистр 9:ср)3 блок коррекцииошибок 10 дс ош.ба усрапястся.;1,я того, чтобы при последующих обраще 1:5 х к от(.завшси ячейке, сч тывасмое чис.Д),О нс содс)жа.О ОНН 100, нсооходи)О Оосспечитзапись -:ого числа в ичеОщисся псправЫс резерв ыс ра: ряды.ДЛ 51 ОО 2)Ч)ПЯ ОКс 132 ЬШНХ Раз)ЯДОВ ИЗрегистра 5 ьт"2 авпчуо ячейку накопитсля 1записываетсябрГПьш код считаш оо ч 1 сласить,засгс 5; 1:,а .от ж 1 регистр 5, иа региС) 1)С .1:Бхо.1,Г 5: 3 ЭО БРС 15 ПР 51 МОИ 1(ОД СЧИТс,1:1 ОЧ) 1.,) 2. С. Л".,12 Об)иар)Спи. ОТ 232 В:)1 х раКд. СОБпадсни 0 содержи.10 ГОод 01:)с Ых разрядов определяет позиции отказав)1 х р)ядов и запох инаст нх. СхемараЗБс рки ч:с;12 12 запрещает за.Нсь инфор.1 а пи Б разря,ы р. нсра ., с)0 встс Б ющиет 2:авп;и,"т р:р 51;12)1, лсм псло записываСЧС 5 Б 2 ОНИТС,1; 1 Б .СНРсБЫС; РСЗСРБНЫС1) с 3 Р 5 Д Ь) .Я моментбаружснпя ошибки адрестказавиЙ 51 й.1 Нсос)упс 1 СТ На ПСрвЫЙ ДО 10 ЛЕ 1 И.тельный адрес:ый;)лк 82 Выходе послед 1,0 псго фррстс;1 адрес яч; Йкн допо,:Пительпой пахяГн, В состав корой ходят резервные разряды Отказавней 5"1)1, ссли послед.Н 5 Я ОТПОС 11 СЯ К ОсОБ:Ой Пс 511,Гсл) 0)ка;2 В 1 Н 251 51 сйеа О) 11)с.С 51 к дйпол 55 нитсльпой памяти, то па вылходс первого до 595795полццтслынн о адресного блока 18 формируется непосредственно адрес отказавшей ячейки. Второй дополнительный адресный блок 19 заносит поступивший адрес в дополнительный накопитель 21 таким образом, чтобы поступившие адреса располагались в порядке возрастания. При этом, на счетчик 20, на котором первоначально было записано общее число ячеек основной и дополнительной памяти, поступает сигнал вычитания 1. На счетчике, таким образом, фиксируется теку цсс значение общего объема памяти накопителя 1. Прц последующем обрацении к запомццаоцему устройству с самоконтролем, адрес вызываемой ячейки поступает на первый входной регистр 24. Дополштельцый дешифратор адреса 26 определяет и какому виду памяти ск новной плц дополнительной) относится вызываемая ячейка. В первом случае на выходе элемента ИЛИ 27 формируется ло; ичсскпй О, разрешающий прохождение сигнала через элемен-,ы И 28, 30 и закрывающий элемент И 29. Адрес вызванной ячейки через элемент задержки 31 и элемент И 28 поступает на второй входной регистр 25 и дальше через элементы И 30 и ИЛИ 32 ца регистр адреса 17,Если вызываемая ячейка относится к дополнительной памяти, то ца вьходс элемента ИЛИ 27 формируется логическая 1, которая запрещает передачу сигналов через элементы И 28, 30 и поступает ца вход сумматора 23. Лдрес вызываемой ячейки поступает на блок сравцецця 22. Туда же поступает первый (т. е. наименьший) из адресов, хранящихся в дополнительном накопителе 21. Если вызываемый адрес меньше поступившего из дополнительного накопителя 21, то первый поступает на второй входной регистр 25. В противном случае к адресу вызываемой ячейки на сумматоре 23 прибавляется 1 и вновь образовавшийся адрес поступает на блок сравнения 22 вместе со вторым по очередности адресом, хранящемся в дополнительном накопителе 21.В дальнейшем работа аналогичная описанной будет иметь место до тех пор, пока вызываемый адрес не окажется меньше очередного адреса из дополнительного накопителя 21, или все адреса, которые имелись в дополнительном накопителе будут исчерпаны,Таким образом, на второй входной регистр 25 поступит адрес, отличающийся от поданного на первый входной регистр 24 на столько единиц, сколько дополнительных ячеек с адресами, меньшими вызываемого, вышли из строя (адреса последних хранятся в дополнительном накопителе 21) .Через элемент И 29 преобразованный адрес поступает на блок переадресапии 33, Последний осуществляет преобразование поступающего на его вход адреса в последовательность адресов тех основных ячеек, резервные разряды которых образуют дополнительную ячейку с адресом, поданным на вход блока переадресации 33, В качестве возможно;о варианта цсцолцсцця блока переадресации 33 рассматривается блок переадресации, выполняющий переадресацию согласно выражениюА,. = л(А - 1 - А) + К,где А - входной адрес блока переадресации;А - выходной адрес блока псрсадресая - количество ячеек в группе основныхячеек, резервные разряды которых образуют одну дополнительную ячейА - кол честно основных ячеек;К - номер основной ячейки в группе(К= 1 - а).Это реализуется послсдоватсльной подачей исходного адреса ца сумматор 34 ц блок умножения 35, затем с помощью сумматора 37 производится х-кратное прцбавленцс 1, На выходе блока переадресации формируется последовательность адресов Л,Таким образом, описанное запоминающее устройство с самоконтролем обеспечивает использование тех резервных разрядов в качестве дополнительной памяти. которые нс используются для замецы вышедших из строя разрядов основной памяти. Запоминающее устройство с самоконтролем прц незначительных аппаратурцых затратах позволяет существенно увеличить эффективный объем памяти накопителя, особенно прц большом объеме основной памяти. Например, если основная память накопителя состоит цз 8192 ячеек ц в каждой ячейке имеется 37 разрядов (цз них 5 резервныМ, то объем дополнительной памяти составит 1256 ячеек. Запоминающее устройство с самоконтролем, содержащее накопитель, адресные входы которого через последовательно соединенные адресный блок, дешифратор адреса и регистр адреса подключены к выходам элементов ИЛИ, а разрядные входы и выходы накопителя через разрядный блок соединены с соответствующими выходами и входами блока обнардкения ц коррскццц ошибок, дополнительный накопитель, блок сравнения, входные регистры, элементы И ц дополнительные элементы ИЛИ, о тли ч ающеес я тем, что, с целью повышения надежности и эффективной емкости устройства, оцо содержит дополнительные адрссцыс блоки, счетчик, сумматор, блок переадресации, элемент задержки и дополнительный дешифратор адреса, входы которого подкиочспы и выходам первого входного регистра, а выходы через дополнительные элементы ИЛИ соединены с упрагляющими входами элементов П, выходы первого входного регистра подключены через последовательно соединенные элемент задержки, первый элемент И и второй входной регистр к информационным входам второго и третьего эдеме.нтов И,1 О1520 Э 9 зо 3 45 50 дд 50 05 Формула изобретения(г Г выхй 1 ь которых 110 дк 110 чен 1 л с 007 вст(7 вснно и одним входам элементов ИЛИ и к.входам блока персадресапип( выходы которого сосдинсны с др 111 м 1 в.ода 1 Зле 1 е 1 тов ИЛИ В (70 дь блока сравнения по 1 кл 1 очепы соотвстствсгн 1 о к выходам псрього входного регистра, дополнительного накопителя и сумматора, а выходы блока сравнення соединены со входамп второго входного регистра и сумматора, вход первого дополнительного адресного блока подк,710 чен к выходу 1 эег 11 стра адреса, а его гыход - к одному входу второго дополнительного адресного блока, другой вход которого соединен с выходом дополнительного накопителя, а выходы второго дополнительного адресного блока подкл 1 очены соответственно 5 к входам дополнительного накопителя исчетчика. Источники информации,принятые во внимание при экспертизе1. Патент США М 3742459, кл, 34 - 172.5,10 1973.2, Лвторское свидетельство СССР504249,кл. 6 11 С 2900, 1974 1 прототип).595795Фиг.2Составитель В, Рудаков Редактор Р. Киселева Техред А, Камышникова Корректоры: И. Позняковскаян Л. Брахннна Заказ 357 Л Изд,319 Тираж 738Подписное НПО Государственного комитета Совета Министров СССРпо делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д. 4/5Типография, пр. Сапунова, 3