Запоминающее устройство

(11) 6 О 2995 Союз СоветскихСоциалистическихввеслублик ОП ИСАЙИ-Е ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(22) Заявлено 09,0с присоединением авт,5. (21) 2123797/ М аявки0 Государственный камитвт Совета ввииистраа СССР ав делам изобретений я аткрвпий) Дата опубликования описания 25,0. Лосев 1) Заявитель нский радиотехнический инст) ЗАПОМИНАЮШЕЕ УСТРОЙСТВО Изобоетение относится к вычислительной технике, в частности к запоминающим уст ройствам,Известно надежное полупроводниковое запоминающее устройство со словарной организацией, содержащее накопитель, числовые шины которого соединены с выходами дешифратора строк, разрядные шины - с входами блоков считывания и контроля строк, выходы которых подключены соответственно к первййм 10 входам корректирующих сумматоров по модулю два и ко входам блэка оррекции, выходами подключенного к вторым входам корректирующих сумматоров по модулю два выходы которых являются выходами устройства, блок 15оодирования, элементы И, шины записи, разрешения записи и управления 1 . Это устройство- характеризуется сложностью и невозможностью обращении к одному элементу памяти накопителя. Наиболее близким к изобретению 20 является запоминающее устройство, содержащее накопитель, первые разрядные шины ото. торого подключены к выходам дешифратора; столбцов, вторые разрядные шины - к первым входам блрка контроля строк и к первым вхо зб дам блока считывания, первые числовые шаны накопителя подключены к блоку контроля столбцов, вторые числовые шины - к выходвва дешифратора строк, выходы блоков контроля строк и столбцов подключены к входам первого блока коррекции, третьи числовые и раз 1рядные шины накопителя - ко второму блоку коррекции, элементы И, сумматор по модулю два и управляющие шины 2, Однако это известное устройство недостаточно надежно.Медью изобретения является. повышение надежности. В описываемом устройстве это достигается тем, что в нем вторые разрядные шины накопителя подключены черезпервые элементы И к управляющим шинам и дешифратору столбцов, первые числовые шины накопители подключены через вторые элементы И к управляющим шинам и дешко ратору строк,первые разрядные шины накопителя соединены с блоком считывания, выход которого подключен ко входу сумматора по модулю два, другой вход которого соединен с выходом первого блока оррекции, а выход - со вторым блоком коррекция, входы оторого подключены. к управляюшим шинам, а выходы - к блокам контролястрок и столбцов и к третьим разрядным ичисловым шинам накопителя,На чертеже приведена схема описываемого устройства. 5Оно содержит накопитель 1, вторые числовые шины 2 которого соединены с выходами дешифратора 3 строк и входами вторых элементов И 4. Первые разрядные шины 5 накопителя соединены с выходами де шифратора 6 столбцов, управляющими входами 7 блока 8 считывания и входами первых эщзментов И 9, Входы элементов И соединены с шинами 10, 11 и 12 записи, разрешения записи и управлении, соответственно. 15 Выходы первых элементов И соединены со вторыми разрядными шинами 13 накопителя, входами блока 8 считывания и блока 14 контроля строк. Выходы вторых элементов И соединены с первыми числовыми шинами 15 накопителя и входами блока 16 конт троля столбцов, Выходы блоков контроля строк и столбцов соединены с входами первого блока 17 коррекции. Выход первого блока коррекции соединен со входом сумма тора 18 по модулю два, другой вход которого соединен с выходом блока 8 считывания. Выход 19 сумматора 18 по модулю два соединен непосредственно и через первый инвертор 20 с сигнальными входами вспомогательного триггера 21 второго блока 22 коррекции, Управляющий вход вспомогательного триггера 21 соединен непосредственно с управляющими входами триггеров 23 и через второй инвертор 24 - с первы 35ми входами двух сумматоров 25 по модулю два, первым входож элемента И 26 и шиной разрешения записи. Второй вход элемента И 26 соединен с выходом вспомогатель40ного сумматора 27 по модулю два. 11 ервыйвход вспомогательного сумматора соединен с шиной записи, а второй вход - с выходом вспомогательного триггера. Выход элемета И 26 соединен с первыми входами двух45 элементов И 28, Вторые входы элементов И 28 соединены с шиной управления, Вторые входы сумматоров по модулю два соеодинены с выходами триггеров. Сигнальные гходы триггеров и элементов И соединены50 с третьими числовыми шинами 29 накошмтеля (контрольных строк и столбца); третьи разрядные шины 30 соединены со вторым блоком коррекции.В режиме записи информации на устройст . во подаются сигналы по шинам 10 и 12. При этом происходит возбуждение вторых числовых шин 2 и первых разрядных шин 5 в соответствии с кодами адресов, поступивших на входы дешифраторов 3 и 6, Вторые разрядные шины 13 опрашиваемой строки накопителя 1 передают информацию в блок14 контроля строк. Первые числовые шины15 опрашиваемого столбца накопителя 1передают информацию к блоку контролястолбцов 16. На выходе блока 8 считываниявыделяется сигнал о состоянии опрашиваемого элемента памяти накопителя 1, которыйпоступает на первый вход корректирующегосумматора 18, а на второй его вход поступает сигнал с выхода блока 17 коррекции.Если информация, хранимая в опрашиваемомэлементе памяти, искажена, на выходе блока 17 появляется единичный сигнал,т. е. выполняемая блоками 14 и 16 проверка начетность не соблюдается. Поэтому на кор-,ректирующем сумматоре 18 производится ицвертирование сигнала с выхода блока 8 счиФтывания, и он записывается во вспомогательный триггер 21 второго блока 22 коррекции. Сигнал с выхода вспомогательноготриггера 21, поступая на вспомогательныйсумматор 2 по модулю два, сравниваетсяс сигналом; записи. Если опрашиваемыйэлемент памяти должен изменить свое состояние, то на выходе вспомогательного суььматора 27 появляется единичный сигнал;в противном случае - нулевой сигнал. Одноеременно по третьим числовым 29 и разрядным 30 шинам происходит перезапись хранимой информации в элементах памяти контрольной строки и столбца в триггеры 23.При поступлении сигнала разрешения записи и изменении на обратное состояниеопрашиваемого элемента памяти накопителя1 на выходе элемента И 26 появляетсяединичный сигнал, который открывает элементы И 28 контрольных строки и столбца.При этом на выход элементов И 28 поступают инвертированные на сумматорах 25 сигналы с выходов триггеров 23.Таким образом, вместе с изменениемсостояния опрашиваемого элемента памятинакопителя 1 происходит изменение состояний на противоположное элементов памятиконтрольных строки и столбца. Это позволяет сохранять контрольные условия четности числа единиц как в строке, так и встолбце.Если опрашиваемый элемент памяти накопителя 1 не меняет своего состоянияпод воздействием сигнала записи, то навыходе элемента И 26 появляется нулевойсигнал, который закрывает элементы И 28;изменения состояния элементов памяти контрольных строки и, столбца не происходят,следовательно, сохраняется четность числаединиц в строке и столбце,В режиме считывания информации работа устройства происходят аналогично, однако сигналы записи и разрешения записи от 602995сутотзуют. При этом элементы И 4. 9 и 28 -закрыты, а исправленный сигнал с выходакорректирующего сумматора 18 поступаетна выход 19 устройства.Формула изобретенияЗапоминающее устройство, содержащее накопитель, первые разрядные шины которого 1 О подключены к выходам дешифратора столбцов, вторые разрядные шины - к первым входам бяока контроля строк и к первым входам блока считывания, первые числоьые шины накопителя подключены к блоку контроля стол бцов, вторые числовые шины - к выходам дешифратора строк, выходы блоков контроля строк и столбцов подключены к входам первого блока коррекции, третьи числовые и разрядные шины накопителя - ко второму 20 блоку коррекции, элементы И, сумматор по модулю два, и управляющие шины, о т л и - ч а ю щ е е с я тем, что, с целью повышния надежности устройства, вторые разрядные шины накопитеял подключены через вторые элементы И к управляющим шинам идешифратору строк, первые разрядные шинынакопителя соединены с блоком считывания,выход которого подключен ко входу сумматора по модулю два, другой вход которогосвязан с выходом первого блока коррекции,а выход - со вторым блоком коррекции, входы которого подключены к управляющим шинам, а выходы - к олокам контроля строк истолбцов и к третьим разрядным и числовым шинам накопителя. Источники информации, принятые во внимание при экспертизе:1, "Микроэлектроника", Сб.ст. под ред.Ф. И. Лукина, выл. 5. М., "Советское радио",1972, с. 128-150.2. Патент США Ъ 3768071, кл. 340146, 1973.602995 Ф ок 863/48 Тираж 717 П ИИПИ Государственного комитета Советпо делам изобретений и откр113035 Москва ЖРа шская пис каз Министртий д. 4/5 аб лиал ППП Патент, г. Ужгород, ул. Проектна Составитель В. р ов едактор Л. Тюрина Техред Э. Чужик Корректор Н, Ковале