Запоминающее устройство с защитой информации от разрушения

Союз Советских Социалистических Республик(22) Заявлено 01.06.76 и -ву 51) М. Кл,з б 11 С 29/00 2367298 присоединением заявкиГосударственныи комитет Совета Мииистров СССР ло делам изобретенийи открытий 23) ритет 1 ь42(4 ата опубликования описания 08.02.7(72) Авторы изобретения ичев, В. Д. Найфельд и В, Васильева, И г 1) Заявитель ОЙ 54) ЗАПОМИНА 1 ОЦЕЕ УСТРОЙСТВО С ИНФОРМАЦИИ ОТ РАЗРУШЕН спользование магнит Известны запоминаю 1 цие устройства с защитой информации от разрушения. В одном из известных устройств с целью защиты инрормации от разрушения производится периодическое восстановление хранпмои информации 1. Однако в этом устроистве перезапись 11 нрормации производится после кажЛого цикла считывания, что снижает период ооращеш 1 я к устройству, Из известных устропств напболсс близким к изобрстс 1 и 1 о яв ,51 стс 51 запоминающсс устройсгвО с зап 1 итОЙ н 11 фОРмац 11 0 Г Рс 13 РУ 1 псн 151, соде 155 кащсе счстч 1 к блок полупос 10511110 Й памя 111, 1 Одключе 1 гныи к блоку управления и блоку коммутации напряжения питания 2. Ь этом устроиствс для формирования сигнала регенерации используется счетчик, максимальный результат счета которого соответствует максимальному интервалу времени хранения информации без разрушения. Зто устройство характеризуется большим количеством оборудования, необходимого для выдачи сигнала регенерации, так как в устройстве предполагается наличие программного блока, выдающего сигнал перезаписи в то время, когда обращение к устроиству не производится. 11 ри пропадании питания счетчик может терять свое состояние, если не принять специальных мер для его сохранения. К числу таких мер относится введение дополнительного источни ка пптап 115 ил 1 и ных элементов.11,ельо изобретения является упрощение н повышение надежности устройства. В описываемом устроистве это достигается тем, что оно содержит датчик контрольного сигнала и нороговыи элемент, выход которого подключен ко входу блока управления, а входы порогового элемента соединены с выходами датчика контрольного сигнала, входы котороо подключены к выходам блока управлсН 1 51.11 а фиг. 1 приведена структурная схема устронства; на фпг. 2 - схема олока коммутации напряжешя питания,Устройство содержит блок полупостоянной памяти 1, состоящий из ячеек 2 памяти, например, на 51 НО 1-транзисторах, входного регистра 3, выходного регистра 4 и дешифратора 5, датчик б контрольного сигнала, например ячейку памяти на МНОП-транзисторе такого же типачто и ячейка 2, пороговый элемент 7. Выходы 8 н вход 9 блока 10 управления соединены, соответственно, со входами датчика б и выходом порогового элемента 7, входы которого подключены к выходам датчика б. Датчик 6 и пороговый элемент 7 образуют блок 11 формирования сигнала регенерации. Устройство содержит также блок 12 коммутации напряжения питания, вход 13 когорого подключен к блоку 10, а выход 14 - кблоку 1, и источник 15 питания, Блок 12 коммутации напряжения питания содержит интегрирующий элемент 16, выход которого подключен к управляющему входу переменного 5резистора 17; в качестве резистора можетбыть использован транзистор.В цикле считывания блок 10 опрашиваетблок 11. Сигналы с датчика 6 сравниваютсяс напряжением порога элемента 7, соответствующим минимально допустимому напряжению сигнала. Если амплитуда сигнала с выхода датчика 6 ниже напряжения порога, тос выхода порогового элемента 7 па вход 9блока 10 выдается сигнал перезаписи. 15При пропадании питания опрос не производится, однако информация в датчике 6 нетеряется, так как он выполнен, например, наМНОП-транзисторе.Для того чтобы в момент коммутации источника питания в режиме записи не возникало помех на управляюгцих цепях блока 10,сначала включается источник 15 питания, затем подается сигнал с блока 10 на блок 12.1-1 а выходе интегрирующего элемента 16 появляется сигнал с пологими фронтами, подаваемый на управляющий вход управляемогорезистора 1, который коммутирует напряжение питания от источника 15 к блоку 1,4В результате наличия блока 12 существен. но снижается величина помех, которые могут вести к ложной записи информации.Таким образом, в описываемом устройстве, по сравнению с известным, повышается надежность хранения информации в течение длительного (практическп неограниченного) времени и обеспечивается защита от помех по цепи питания.Формула изобретенияЗапоминающее устройство с защитой информации от разрушения, содержащее блок полупостоянной памяти, подключенный к блоку управления и блоку коммутации напряжения питания, отличающееся тем, что, с целью упрощения устройства, оно содержит датчик контрольного сигнала и пороговый элемент, выход которого подключен ко входу блока управления, а входы порогового элемента соединены с выходами датчика контрольного сигнала, входы которого подключены к выходам блока управления.Источники информации,принятые во внимание при экспертизе1, Патент Франции2204012, кл, 6 11 С 7/00, 1974.2. Патент СШЛ3737879, кл, 6 11 С 7/00, 1973.ставитель В. РудаковТехред Н. Рыбкина Корректор А. Степанбва Изд. М 107 осударственного комите по делам изобрете 113035, Москва, Ж, Тирах 738а Совета Министрошй и открытийРаушская наб., д. 4/э Типография, пр, Сапунова, н