Резервированное запоминающее устройство

29 Государственный комите Бюллетень Ъе 48исания 30.12.8 3) УДК 681.32ло делам изобретени и открытий(71) Заявител РОЙ СТВО 4) РЕЗЕРВИ РОВАН НОЕ ЗАПОМИ НА 1 ОЩЕ Входы сумматора 9 ственно к выходам бл 6, а выход соединен с Выходы блоков 3 и 4 и гистра 1 (являющийся разряда 2 регистра 1) ственно к входам комп ход коммутатора 7 сое стра 8. Входы коммута к выходам регистров 8 которого соединен с вь подключены соответока 5 и коммутатора входом регистра 12.один из выходов реразрядным выходом подключены соответутаторов б и 7. Выдпнен с входом реги- тора 11 подключены и 12 и блока 10, вход ходом регистра 8. овыше(45) Дата опубликования Изобретение относится к запоминающим устройствам,Известны резервированные запоминающие устройства 1, 2).Одно из известных резервированных за поминающих устройств содержит блок контроля, числовые регистры, резервные блоки памяти, коммутаторы 11.Недостатком этого устройства являются большие аппаратурные затраты. 10Из известных устройств наиболее близким техническим решением к изобретению является резервированное запоминающее устройство, содержащее регистр числа, регистр адреса, выходы которого подключены 15 к входам рабочих и резервного блоков памяти, коммутаторы и блок контроля 2.Недостаток такого устройства заключается в малой скорости работы при парировании неисправностей. 20Цель изобретения - п ние быстродействия устройства.Поставленная цель достигается тем, что устройство содержит дополнительный регистр и сумматор, входы которого подклю чены соответственно к выходам резервного блока памяти и первого коммутатора, а выход соединен с входом дополнительного регистра. Выходы рабочих блоков памяти и один из выходов регистра адреса подключс- З 0 ны соответственно к входам первого коммутатора и второго коммутатора (выход которого соединен с входом регистра числа, Входы третьего коммутатора подключены соответственно к выходам регистра числа, дополнительного регистра и блока контроля, вход которого соединен с выходом регистра числа.На чертеже изображена блок-схема предложенного устройства.Устройство содержит регистр 1 адреса, один из разрядов 2 которого служит для занесения признака обращения к первому 3 или второму 4 рабочему блоку памяти, резервный блок 5 памяти, первый 6 и второй 7 коммутаторы, регистр 8 числа, сумматор 9, блок 10 контроля, третий коммутатор 11 и дополнительный регистр 12.640375 к, 1325/15 Тираж 69 Поднисное ПО Госкомизобретенийог а ия п, Сап нов п рф, р у а,2 Работа запоминающего устройства происходит следующим образом.Адрес ячейки, к которой необходимо обратиться, записывается в регистр 1, в один из разрядов 2 которого заносится признак обращения к первому 3 или второму 4 рабочему блоку памяти. Если обращение произ. водится к блоку 4, то считанная с него информация через коммутатор 7 записывается на регистр 8 числа. Одновременно на сумматор 9 поступает информация, считанная по тому же адресу с блока 5 и через коммутатор 6 с блока 3, Сумма по модулю два информации, считанной с блоков 3 и 5, записывается на регистр 12,Если блоком 10 контроля не зарегистрировано искажений содержимого регистра 8 числа, то эта информация через коммутатор 11 поступает на выход устройства.В случае отрицательного результата контроля, через коммутатор 11 на выход устройства поступает содержимое регистра 12.Когда обращение производится к блоку 3, считанная с него информация через коммутатор 7 записывается на регистр 8 числа, одновременно на сумматор 9 поступает информация, считанная по тому же адресу с блока 5 и через коммутатор 6 с блока 4. Сумма по модулю два информации, считанной с блоков 5 и 4, записывается на регистр 12.В остальном работа устройства не отличается от описанной,Таким образом, при неисправности одного пз рабочих блоков памяти обеспечивается выдача правильной информации из запоминающего устройства без дополнительных затрат времени.5 Формула изобретения Резервированное запоминающее устройство, содержащее регистр числа, регистр адре 10 са, выходы которого подключены к входамрабочих и резервного блоков памяти, коммутаторы и блок контроля, о т л и ч а ю щ е ес я тем, что, с целью повышения быстродействия, устройства, оно содержит дополни 15 тельный регистр и сумматор, входы которогоподключены соответственно к выходам резервного блока памяти и первого коммутатора, а выход соединен с входом дополнительного регистра, выходы рабочих блоков20 памяти и один из выходов регистра адресаподключены соответственно к входам первого коммутатора и второго коммутатора,выход которого соединен с входом регистрачисла, входы третьего коммутатора подклю 25 чены соответственно к выходам регистрачисла, дополнительного регистра и блокаконтроля, вход которого соединен с выходом регистра числа,Источники информации,З 0 принятые во внимание при экспертизе1. Патент США Ма 3659275, кл, 340 - 1725,опублик. 1972.2. Авторское свидетельство СССР.Мо 217458, кл. 6 11 С 29/00, 1968.