Оперативное запоминающее устройство с обнаружением и исправлением ошибок

ОП ИСАНИЕ ИЗОБРЕТЕН ИЯ Союз СоветскихСоциалистическихРеспублик(22) Заявле 1) М. Кл. с п 9/О инением заявки сударотеенный комитепаата Мииистроа СССРпо делам изобретенийи открытий(54) ОПЕРАТИВНОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО С ОБНАРУЖЕНИЕМ И ИСПРАВЛЕНИЕМ ОШИБОК 1 2Известны оперативные запоминаюшие устройства (ОЗУ) с обнаружением и исправлением ошибок 1, 12.Одно из известных устройств содержит накопитель, блоки выбора адреса, усилители считывания и блоки контроля 11. 5Недостатками этого устройства являются большие аппаратурные затраты и малая скорость работы.Из известных устройств наиболее близким техническим решением к изобретению является ОЗУ с обнаружением и исправлением ошибок, содержагцее накопитель, входы которого соединены соответственно с выходами дешифратора адреса и формирователей записи, а выходы - непосредственно и через элементы НЕ со входами усилителей считывания, регистр числа, счетные входы которого подключены к выходам усилителей считывания, а выходы - ко входам формирователей записи и первого блока контроля, второй блок контроля и блок управления 12.Недостатком этого устройства является невысокое быстродействие, обусловленное тем, что для исправления ошибки требует-ся повторное обрашение к накопителю. Целью изобретения является повышсние быстродействия устройства.Поставленная цель достигается тем, что предложенное устройство содержит регистр, группу элементов И и элемент И. Входы регистра подключены к выходам регистра числа, выходы - ко входам второго блока контроля и одному из входов группы элементов И, другие входь 1 которых соединены с выходами блока управления и элемента И, а выходы - со счетными входами регистра числа. Входы элемента И подключены к вы ходу первого блока контроля и олнс 1 ю из выходов второго олока контроля, другой выход которого соединен со входом блока управления.На чертеже дана структурная схема предложенного устройства.Устройство содержит накопитель 1 с дополнительными разрядами 2, адресные шины 3, соединенные с дешифратором адреса 4, элементы НЕ 5, усилители считывания 6 формирователи записи 7, регистр числа 8, регистр 9, первый 10 и второй 11 блоки контроля, группу элементов И 12, элемент И 13, блок управления 14 и кодовые шины числа 15.623238 3Входы регистра 9 полклюцены к выхолам регистра 8, вы холы - ко входам блока 1 и олним из входов элементов И 12, другие входы которых соединены с выходами блока 14, а выходы -- со счет ными входами регистра 8, Входы элемента И3 подключены к выходу блока0 и олному из выходов блока 11, другой выход которого соединен со входом блока 14,Устройство работает следующим образом.Алрес, по которому необходимо произвести запись или считывание числа, лепифрпруется лешифратором 4. В результате выбирается ячейка, в которую требуется записать илп из которой необходимо считать 15 число.При записи информации число, которое необходимо записать, поступает по шинам 5 на входы регистра 8 и через формирователи записи 7 на информационные вхолы накопителя 1 (предварительное считывание числа из выбранной ячейки не рассматриваем). При записи числа в выбранную ячейку памяти на информационных выходах накопителя 1 возникают сигналы полярности, противоположно той, котооая воз никла бы при считывании того же числа, Эти сигналы поступают на элементы НЕ 5 и усилители считывания 6. Сигналы, соответствующие колу 1, инвертируются элементами НЕ 5. В результате их полярность становится той же, что и у сигналов, обза разуюшихся при считывании 1. При поступлении на вход элемента НЕ 5 сигнала, соответствующего козл О, с его выхода сигнал не снимается. Сигналы с выхолов элементов НЕ 5силпва ются усглителями считывания 6 и поступают на счетные входы регистра 8. Сигналы, поступающие на другие входы усилителей считывания 6 непосредственно с информационных шин, усилители считывания 6 не усиливают, так как их полярность противоположна по40 лярностп сигналов, возникающих при считывании. Сигналы, усиленные усилителями считывания 6, поступают на счетные входы регистра 8, в котором до этого хранилось записываемое число. В результате поразряд ного сложения по модулю два, которое произошло в регистре 8, в том разряде, где произошел отказ, записана единица, а в остальных - нуль, Эта информация из регистра 8 переписывается в регистр 9.При считывании из ячейки накопителя 1 50н код числа поступает на входы усилителеи считывания 6, усиливается и поступает на регистр 8, Блок контроля 1 О производит контроль правильности. считанного числя.Если блок 10 выработает сигнал ошибки и в регистре 9 один из триггеров находится в состоянии 1 (о чем свидетельствует наличие сигнала на одном из выходов блока 11) на выходе элемента И 13 появляется сигнал. Этот сигнал совместно с сигналом от блока управления 4 разрешает прохождение информации с выходов регистра 9 через группу элементов И2 на сцетные входы репсчра 8. Так как в регистре 9 хранится код, в котором 1 записана на месте неисправного газряла, то в результате сложения по ного 1молулю лва этого кода с колом считанного числа, храняпгимся в регистре числа 8, опибка псг 1 равляется. Если сигнал на вход элемента И 13 пе постх пает, то исправление не происходит. Это означает, что при записи числа произошел сбой либо отказ в блоке 11 или отказ в одном из элементов НЕ 5, или отказ в блоках 10 либо 11.При возникновении двух и более отказов в разрядах накопителя в регистре 9 фиксируется код, свидетельствующий о разрядах, в которых возможно появление ошибок. По этой информации и по сигналам, поступающим с блока 10, олок управления 14 вырабатывает сигналы на последовательное исправление ошибок до тех пор, пока с блока 10 не перестанут поступать сигналы о наличии ошибки.Таким образом, описанное устройство позволяет исправлять ошибки, возникающие при сцить 1 вании информации, практически без увеличения длительности цикла обращения. 1 хратность исправляемых ошибок зависю от схемы используемых блоков контроля 10 и 11.Форгуги гаобгцетг нияОперативно( запоминающее уст ройство с обнаружением и исправлением ошибок, солержащее накопитель, входы которого соединены соответственно с выхолами дешифратора адреса и формирователей записи, а выходы -- непосредственно и через элементы НЕ со входами усилителей считывания, регистр числа, счетные входы которого подключены к выходам усилителей считывания, а выходы - ко входам формирователей записи и первого блока контроля, второй блок контроля и блок управления, от.гигиюгчееся тем, цто, с целью увеличения быстродействия устройства, оно содержит регистр, группу элементов И и элемент И, причем входы регистра подключены к выходам регистра числа, выходы - ко входам второго блока контроля и одному из входов группы элементов И, другие входы которых соединены с выходами блока управления и элемента И, а выходы - со счетными входами регистра числа; входы элемента И подключены к выходу первого блока контроля и одному из выходов второго блока контроля, другой выход которого соединен со входом блока управления.Источники информации, принятые во внимание прп экспертизе:1. Путинцев Н. Л, Аппаратный контроль управляющих цифровых вычислительных машин. М., Советское радио, 1966, с. 277.2. Авторское свидетельство СССРМо 504249, М., кл. Сг 11 С 29/00, 1974,,оставитсль В Рудаковхина Техред О.Тираж 7" угова а С,овсга ванис;рон СС(,и открытииу гас кая наб 45город, уск роек нан.1 лиаРедактор УтсЗаказ 4921148ЦНИИПИ ондарственного комнпо дсдаги изобретен35, Москва. Ж -35. РППП Патент, г. У хиррсктор 5. Се 11 дн)к11 о .ннсное