Резервированное запоминающее устройство

1с"1. 3,э : .: сканЯ +31 ио 1 юиа ЪЬ 3, р ОП ИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДВНДЬСТВУ Союз СоветскихСоциалистическихРеспублик(45) Дата опубликования описания 10.07,78 6 11 С 29/00 Государстаенний каиатат Совата Мнннатреа СССР ав делам нзаарвтанна н атнрытнйВ, Г. Слипченко, В. И, Корнейчук, А. И. Небукин и иностранец Упьрих Вольфрам (ГОР)(72) Авторы изобретения Киевский ордена Ленина попитехнический институтим. 50-петия Ве пикой Октябрьской социа пистическойреволюции(54) РЕЗЕРВИРОВАННОЕ ЗАПОМИНАЮЩЕЕУСТРОЙСТВО Изобретение относится к вычиспитепьной технике и предназначено, например, дпя эпектронной цифровой вычислитепьной системы, выполненной на функциональных уэпах с бопьшой степенью интеграции,Известны резервированные запоминающие устройства (ЗУ), используемые в эпектронных цифровых вычиспитепьных системах дпя надежного хранения информа-, ции приналичииотказавшихячеек (11 и 2, 10 в которых повышение надежности обеснечивается применением значитепьного копичества аппаратных средств.Наибопее бпиэким по технической сущности явпяется ЗУ 31, содержащее основ ные и резервные блоки памяти, соединенные с одним иэ выходов регистра адреса, другие выходы которого подключены к резервному бпоку памяти и через дешифратор - к входам выборки основных бпо ков памяти, соединенных с соответствующими блоками контроля и через первую группу эпементов ИЛИ и регистр слова с первыми входами блока поразрядного контропя, а через вторую группу эпемен тов ИЛИ - со вторыми входами блока поразрядного контроля, выходы которого через элементы И подключены к одним иэ входов основных бпоков памяти, другие входы которых подсоединены к выходам регистра слова, входы которого через б)ток коррекции ошибок и непосредственно подключены к выходу бпока обнаружения ошибок, входы которого через третьюгруппу элементов ИЛИ подключены к выходам основных бпоков памяти,В этом ЗУ дпя обеспечения надеж-. ной работы при напичии отказавших ячеек основного бпока памяти используются ячейки резервного блока памяти, Однако, дпя резервирования одной ячейки основного блока памяти необходима одна ячейка резервного бпока памяти. Замена при от- каэе основной ячейки только отказавших разрядов на разряды резервной ячейки, а не всей основной ячейки на резервную ячейку, позволит исиольэовать одну резервную ячейку дпя нескольких основных ячеек в результате чего значительноснизится необходимое количество резервных ячеек дпя ЗУ в целом.Цепью изобретения является упрощениеустройства.Поставленная цель достигается тем,что резервированное ЗУ содержит блокивыделения разрядов и блоки сдвига, причем первые входы одного блока сдвигасоединены с выходами регистра слова,вторые - с выходами блока поразрядногоконтроля, третьи - с выходами регистраадреса, а выходы- с первыми входамиблока выдеаения разрядов, вторые входыкоторзго подключены к выходам регистра адреса, а выходы - к резервному блоку памяти, выходы которого подкпюченык первым входам другого блока выделения разрядов, вторые входы которогосоединены с выходами регистра адреса,а выходы - с первыми входами блокасдвига, вторые входы которого подключены к выходам регистра адреса, третьик выходам блока поразрядного контроля,а выходы - к допопнитепьным выходамтретьей группы элементов ИЛИ,25На фиг, 1 изображена блок-схема предлагаемого резервированного ЗУ, содержащего, например, четыре основных бпока памяти;на фиг, 2 показаны примеры, иллюстрирующие работу резервированного ЗУ.Зу содержит регистр адреса 1, состоящий иэ регистра 2 номера блока памя. ти, регистра старших разрядов 3 и регист, ра мпадших разрядов 4. Регистр 1 имеет 35 информационный вход 5. Регистры 3 и 4 подключены к регистрам адреса 6 основных бпоков памяти 7. Регистр 2через дешифратор 8 подключен к основным бпокам памяти 7, Регистры 3 и 2 фп а:вязаны с регистром адреса 9 резервного бпока памяти 10. Предположим,что емкость блока памяти 7 ипи 10 равна 16 восьмиразрядных информационных слов. Далее допустим, что в ячейках блока памяти 7 возможны, например, двукратные отказы. Спедовательно, необходимо резервировать два разряда дпя каждой ячейки всех блоков памяти 7.Очевидно, что в данном примере для резервирования четырех блоков памяти 7 эышеукаэанной емкости достаточно испопьзовать один блок памяти 10 такой же емкости. В первых четырех ячейках блока памяти 10 будут находиться все резервные разряды первого бпока памяти 7 (считая слева), во вторых четырех ячейках блока памяти 10 - все резервные раз;ряды дпя второго бпока памяти 7 и т. и. Регистры спова 11 блоков памяти 7соединены с соответствующими бпокамиконтроля 12. Выходы регистров 11 черезгруппу эпементов ИЛИ 13 подключены кбпоку обнаружения ошибок 14, через группу элементов ИЛИ 15-коднимвходамбпока поразрядного контроля - 16, ачерез группу эпементов ИЛИ - 17 - крегистру слова 18. Регистр 18 связанс другими входами блока 16. Выходыбпока 16 подкпючены через соответствующие эпементы И 19 к регистрам 11.Бпок 14 связан со входами регистраслова 20 непосредственно и через бпоккоррекции ошибок 21. Регистр 20 имеетинформационные выходы 22 и входы 23.Выходы регистра 20 подключены к регистрам 11.Выходы регистра 20 соединены черезблок сдвига 24 и блок выделения разрядов 25 со входами регистра спова 26резервного блока памяти 10, Выходырегистра 26 связаны через блок выделения разрядов 27 и бпок сдвига 28 сгруппой эпементвв ИЛИ 13, Со входамиблоков выдепения разрядов 25 и 27 .соединены выходы регистра 4, а со входами блоков сдвига 24 и 28 связанывыходы регистра 4 и выходы блока 16,Блок местного управления 29, которыйимеет вход 30, и выход 31, подключенк регистру 1, к регистрам 6, к дешифратору 8, к регистрам 9, 11, к бпокам 12,к блоку 14, к блоку 16, к регистру 18,к эпементам И 19, к бпоку 21 и к регистрам 20 и 26,Предпагаемое резервированное ЗУработает спедующим образом.По входу 5 поступает адрес ячейки,который записывается в регистр 1, причем номер блока памяти 7 записывается.в регистр 2, старшие разряды адресав регистр 3, а младшие разряды адресав регистр 4. По содержимому регистра4 через дешифратор 8 выбирается бпокпамяти 7, к которому будет происходитьобращение,В дальнейшем будем предпопагать, что обращение в данном случае производится к первому бпоку памяти 7 (считая слева). Принцип работы одинаков для обращения к любому иэ блоков памяти 7, Итак, при обращении к блоку памяти 7 содержимое регистров 3 и 4 поступает на регистр 6 блока памяти 7, а содержимое регистров 2 и 3 поступает на регистр 9. Необходимо различать следующие возможные ситуации, возникающие при обращении к блоку памяти 7-чтение слова из исправной ячейки,чтение спова иэ отказавшей ячейкиПри считывании алова иэ ячейки блокапамяти 7 блок 12 анализирует специапьный индикаторный разряд.(ипи группуразрядов), указывающий на отсутствиеипи наличие отказов в ячейке, и выдаетсоответствующий сигнап в бпок 29,При записи спова в ячейку бпока памяти 7 установка указанного разряда,например в "0" при отсутствииотказови в 1 при наличии отказов, производится соответствующим блоком 12, Передзаписью слова в ячейку необходимо произвести считывание ее содержимого дляопределения того, является ли ячейкаотказавшей или исправной.Запись слова в исправную ячейку.Блок 12 определяет по индикаторному 2 Оразряду предварительно считанного содержимого ячейки, что ячейка исправна.При этом спово с регистра 20 поступаетв регистр 11 бпока памяти 7 и записывается в ячейку по адресу, содержащемуся в регистре 6.Запись снова в отказавшую ячейку.Блок определяет по индикаторномуразряду предваритепьно считанного содержимого ячейки, что ячейка отказапа. 30При этом прямой код слова, считанногона регистр 1 1, передается через группуэпементов ИЛИ 17 на регистр 18, а обратный код его записывается в ту жеячейку бпока памяти 7 и считывается на 35тот же регистр 11. Спедующим шагомявляется выдача слов иэ регистра 18 и.из регистра 11 через группу эпементовИЛИ 15 в блок 16. Блок 16 по совпадению прямого и обратного кодов одноименных разрядов определяет отказавшиеразряды разрешает выдачу иэ регистраь20 в регистр 11 только тех разрядовспова, которые соответствуют исправнымразрядам ячейки бпока памяти 7. Раэряды 15регистра 20, которые соответствуютотказавшим разрядам ячейки блока памяти 7, по сигнапам иэ блока 16 и по сигнапам иэ регистра 4 передаются черезблок 24 в блок 25. Блок 25 по сигналам иэ регистра 4 записывает эти разряды на нужную позицию в регистре26, т. е, в те разряды, которые явпяются резервными дпя данной ячейки блока памяти 7. После этого производится55запись слова иэ регистра 11 в ячейкубпока памяти 7 по адресу, записанномув регистре 6, и запись спова иэ регистра 26 в ячейку блока памяти 10 по ад-6 С ресу, записанному в регистре 9.Чтение слова из исправной ячейки.На выходе блока 12 присутствуетПсигнал О. Считанное на регистр 11 сповозаписывается через группу элементовИЛИ 13 в бпок 14. Сигнап ошибки навыходе блока 14 отсутствует, и словопередается в регистр 20.Чтение снова из отказавшей ячейки.При этом возможно два случая:а. Резервные разряды данной ячейки еще не испопьзованы, так как отказв этой ячейке до сих пор не был обнаружен. На выходе блока 12 присутствуетсигнал О,б. Резервные разряды данной ячейкиуже использованы, так как отказ в этойячейке бып обнаружен при чтении, проиошедшем ранее. На выходе блока 12 присутствует сигнап 1.В первом спучае чтение производится спедующим образом. Слово, считанноеиз ячейки бпока памяти 7 на регистр 11,передается через группу эпементов ИЛИ13 в бпок 14. На выходе бпока 14 пэявпяеся сигнап ошибки. Спово передаез- ся в регистр 20 через блок 21, которыйисправпяет обнаруженные ошибки. В регистре 20 поспе этого будет находитьсяисправпеиное слово. Далее исправленноеснова восствнавпивается в ячейке бпокапамяти 7 аналогично вышерассмотренному процессу записи в отказувшую ячейку.Во втором случае чтение осущэствпяется в спедующем порядке . Сповс, считанное из ячейки бпока памяти 7 на регистр1 1, передается в прямом коде через группу эпементов ИЛИ 17 на регистр 18,Обратный код спова из регистра 11 записывается в ту же ячейку блока памяти7 с поспедующим считыванием на этотже регистр. Следующим шагом являетсявыдача спов из регистра 11 через группуэлементов ИЛИ 15 и иэ регистра 18в блок 16. Блок 16 по совпадению прямого и обратного кодов одноименных разрядов определяет отказавшие разряды иразрешает вылвчу в обратном коде изрегистра 11 через группу элементовИЛИ13 и бпок 14 в регистр 20 только техразрядов спова, которые соответствуютисправным разрядам ячейки бпока памяти 7. Выдача отказавших разрядов изрегистра 1 1 бпокируется, Спово, считанное иэ ячейки блока,памяти 10 нарегистр 26, поступает в блок 27. Бпок27 по сигналам иэ регистра 4 передаетв блок 28 те разряды, которые являютсярезервными для денной ячейки блока пвмяти 7, иэ которой производится чтение, Бпок 28 по сигнвпвм из регистра 4 и ;из бпокв 16 выдает резервные разряды через группу епементов ИЛИ 13 вместо отквзввщиш разрядов ячейки бпокв пвмяти 7, В реэупьтвте в бпок 14 и двпее в регистр 20 поступает исправное спово.Работу резервированного ЗУ можно ивпострироввть примерами, представлен ными нв фиг. 2 в, б.Запись сповв в отказавшую ячейку, 10Пусть в ячейку 0010 первого блока памяти 7 необходимо записать спово 11 00 11 01, которое нвшодится в регистре 20. Дпя этого по входу 5 по= ступает адрес 00 00 10, т. е. в регистр 1 Б 2 записывается число 00, в регистр 3 - 00, а в регистр 4 - 10, В реэуль= тате в первом блоке памяти 7 будет счи: - тано содержимое ячейки 0010 нв регистр 26. На выходе блоха 12 появпяется сиг О нвп "1, который свидетельствует о нвпичии отказов в ячейке 0010 первого блока памяти 7, Предположим (см. фиг.2 в), что в ячейке 0010 первого блока пвмяти 7 находится спово 0011 00 00 25 (отказавшие разряды подчеркнуты), в в соответствующей резервной ячейхе ОООО бпока памяти 10 находится спово ХХХХ 10 ХХ (реэервные разряды, не относящиеся к рассматриваемой ячейке пер вого блока пвмяти 7 отмечены крестиками). Твким образом, поспе чтения на регистре 11 будет находиться слово ОО 11 ОО ОО, а нв регистре 26- ХХХХ 10 ХХ. Овпее прямой код сповв, 3 считанного нв регистр 11, передвется в регистр 18, а обратный код ецио записывается в ту же ячейку первого бпокв памяти 7 и затем считывается нв регистр 11. В результате нв регистре ф Ч.1 будетнашодитьсяслово 11 ОО 11 ОО, а в регистре 18 слово 00 11 00 00, Как видно, слова, содержащиеся в регистрах 11 и 18, совпадают в первых вуш разрядах (считая справа), т. е. имеет место отказ в этих разрядах ячейки 0010 первого бпокв памяти 7. Это обстоятепьство выявляется блоком 16, по сигналам которого все разряды регистра 20, кроме первых двух, поступают в регистр 11, в реэупьтате на регистре 11 будет находиться слово 11 00 11 00.Из регистра 20 нв вход блока 24 поступает слово 11 00 11 01, в на вы ходе блока 24 по сигнвпвм из блока 16 и регистра 4 появляется сдвинутое сповс 00 11 01.которое после блока 25 принимает вид 01(точками отме чены невыдаваемые разряды). Полученное спово поступает в регистр 26, в результате на регистре 26 будет находитьсяспово ХХХХ 01 ХХ, Двлее, спово из регистра 11 11001100 записывается в. ячейку0010 первого блока памяти 7 и слово изрегистра 26 ХХХХ 01 ХХ записываетсяв ячейку 0000 бпокв памяти 10(См, фиг. 2 б),Чтение сповв из отказавшей ячейки,Пусть иэ ячейки 0010 (см. фиг.2)первого бпока памяти 7 необходимо считать слово, содержащееся в ней. Дпя этого по вшоду 5 поступает адрес .00 0010,т. е. в регистр 2 записываются число 00,в регистр 3 - 00, а в регистр 4 - 10, Врезупьтвте в первом блоке памяти 7будет считано содержимой ячейки 0010нв регистр 11, в в блоке памяти 10будет считано содержимое ячейки 0000нв регистр 26. На входе блока 12 появпяется сигнал 1, который свидетельствует о наличии отказов в ячейке 0010первого блока памяти 7. Таким образом,после чтения на регистре 11 будет нашодиться спово 11001100,в нв регистре26 - ХХХХ 01 Х (см. фиг, 2, б). Далеепрямой код снова, считанного нв регистрй11, передается в регистр 18, а обратный код его записывается в ту же ячейку первого блока памяти 7 и затем считывается нв регистр 11. В результатев регистре 11 будет находиться спово 0010000, в в регистре 18 слово11001100, Квк видно, спова, содержащиеся в регистрах 11 и 18, совпадаютв первых двух раэрядаш (считвя справа),т. е. имеет место отказ в этих же разрядвш ячейки 0010 первого блока памяти 7, Это обстоятельство выявляетсяблоком 16, по сигналам которого всеразряды регистра 11, кроме первыхдвух, в обратном коде поступают в регистр 20, в результате нв регистр 20поступает слово 110011.СловоХХХХ 01 ХХ, находящееся нв регистре26, поступает в бпок 27, на выходахкоторого оно принимает вид01Это слово передается в блок 28, на вышодах которого по сигналам из блока 16и регистра 4 появляется сдвинутое слово 01, которое записывается врегистр 20. В результате на регистре20 будет находиться испрввное слово11 00 11 О 1,Тихим образом, предложенное резервированное ЗУ обеспечивает достоверноевоспроизведение информации при наличии отквзов в ячейках основных бпоковпамяти, используя дпя нескольких основных ячеек одну резервную ячейку, Это намного экономичнее по сравнению с резервированием основных ячеек таким же количеством резервных ячеек, так как необходимое число резервных ячеек при этом значитепьно снижается,формула изобретенияРезервированное запоминающее уст ройство, содержащее основные и резерв-, 10 ные блоки памяти, соединенные с одним из выходов регистра адреса, другие выходы которого подключены к резервному Впоку памяти и через дешифратор - к входам выборки основных бпоков памяти соединенных с соответствующими блоками контропя и через первую группу элементов ИЛИ и регистр слова - с первыми входами бпока поразрядного конт- роля, а через вторую группу эпементов 0 ИЛИ - со вторыми входами бпока поразрядного контропя, выходы которого через элементы И подключены к одним из входов основных бпоков памяти, дру 2 гие входы которых подсоединены к выходам регистра слова, входы которого через блок коррекции ошибок и непосредственно подкпючены к выходу бпока обнаружения ошибок, входы которого30 через третью группу элементов ИЛИ подключены к выходам основных блоковпамяти, о т и и ч а ю Ш е е с я тем,что, с цепью упрощения устройства, оносодержит бпоки выдепения разрядов ибпоки сдвига, причем первые входы одного блока сдвига соединены с выходамирегистра спова, вторые - с выходамибпока поразрядного контроля, третьи -с выходами регистра адреса, авыходыс первыми входами блока выдепения разрядов, вторые входы которого подкпючены к выходам регистра адреса, а выходы - крезервному бпоку памяти,выходы которого подкпючены к первым входамдругого бпока выдепения разрядов, вторые,входы которого соединены с выходамирегистра адреса, а выходы - с первымивходами бпока сдвига, вторые входы которого подкпючены к выходам регистра адреса, третьи - к выходам блока поразрядного контроля, а выходы - к допопнительным входам третьей группы элементовИЛИ,Источники информации, принятые вовнимание при экспертизе:1. Патент США М 3742459, кп.Я 06 Р 11/00,; 1973,2. Авторское свидетепьство СССРиг. 2 Составитель В, фроловРедактор Н. Каменская Техред О, Попович Корректор С, Ямалова ПодписноеСовета Министров ССоткрытийкая наб., д, 4/5 Заказ 4516/3 ПНИИПИ Госу илиап П атент, г. Ужгород, ул. Проектная оооо ооа 1 ОО 1 О ОО 11 110 О 11 01 111 0 111 1 оооо ООО 1 0 010 О Р 11 110 О11 0111 1 О 1111 7 Тирдарственногопо делам из35, Москва, Ж 717омитетаретений5, Рауш оаа а ааа 1 аа 10 ОО 11 11 ОО11 О 1 111 О