Запоминающее устройство с самоконтролем

ОП ИСАНИЕИЗОВРЕТЕН Ия К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ 51419 Союз Советских Социалистицеских Республик(23) Приоритет Геоударстввииый комитет СССРлам изобретенийи открытий убликовано 05.03,79 юллете 628.3278,8) 7 икования описан а опу В, Городний, А. П. Зеленин, В, И, Корнейчук В, В, Ткаченко и Я. И. Торошанко вторыобретени рдена Ленина политехническийия Великой Октябрьской со институтциалнстической революцн иевскии м,50 и) ЗАПОМИНАЮШЕЕ УСТРОЙСТВО С САМОКОНТРОЛЕМ Изобретение относится к области вычислительной техники и может быть использовано для цифровой вычислительной системы, выполненной на функциональных узлах с большой степенью интеграции.Известны запоминаюгцие устройства с обнаружением и исправлением ошибок 11.Наиболее близким техническим решением к данному изобретению является запоминаю. щее устройство с самоконтролем, содержащее адресный регистр, соединенный с коммутаторами, подключенными к накопителю через шифратор и дешифратор 2.Недостатком ивестного устройства с обнаружением и исправлением ошибок является недостаточная обнаруживающая и корректирующая способность, позволяющая исправлять ошибку только в пределах одного байта, и большие затраты оборудования на реализацию предложенного метода.Целью изобретения является повышение надежности устройства.Поставленная цель достигается тем, что устройство содержит пять элементов И, три триггера, два элемента И-НЕ, два элемента развязки, дополнительные регистры, два формирователя импульсов, генератор и счетчик цмпульсов, вход которого соединен с входом генератора, выходы генератора и счетчика импульсов соединены соответственно с выходом накопителя, и одним из входов первого элемента И, другой вход которого соединен соответственно через первый триггер с входами одного из дополнительных ригистров и дешифратора, и через первый элемент развязки - с входом первого формирователя, выход которого через первый элемент И-НЕ подключен к входу другого дополнительного регистра, соединенного через второй элемент И-НЕ с одним из входов вторых элемента И и элемента развязки, выход которого соединен через второй формирователь импульсов с входом второго триггера и первыми входами третьего и четвертого элементов И, выход четвертого элемента И соединен с одним из входов элемента И-НЕ, вторые входы второго, третьего и четвертого элементов И соединены с соответству ющими выходами второго триггера и первымвходом пятого элемента И, выходы четырех элементов И соединены с входами соответствующих триггеров, выходы которых соединспы с вторыми входами второго элемента И 11 Е и пятого элемента И, третий вход которого соединен с выходом одного из дополнительных регистров, а выход пятого элемента И подключен к одному из коммутаторов.На чертеже представлена функциональная блок-схема устройства.Запоминающее устройство с самоконтролем содержит накопитель 1, к которому подключены через разрядные цепи шифратор 2 и дешифратор 3. Информационный вход 4 через один из коммутаторов 5 подсоединен к шифратору 2, а выход дешифратора 3 через другой коммутатор 6 соединен с информационным выходом , Коммутаторы подключены через адресный регистр 8 к адресному входу 9. Счетчик импульсов 10 и генератор 11 имеют вход 12. Дешифтатор соедийен с входом дополнительного регистра 13 и с первым триггером 14. Прямой выход триггера 14 совместно с выходом счетчика импульсов 10, через элемент И 15 соединен с прямым входом третьего триггера 16, Кроме этого, прямой выход триггера 14 через элемент развязки 17 подключен к формирова.телю импульсов 18. Выход триггера 1 б и одного из дополнительных регистров элемент И-НЕ 19 и элемент развязки 20 подключен ко второму формирователю импульсов 2. Вых,оды формирователей импульсов через элементы И 22 и 23 соединены с входом дополнительного регистра 13. Кроме этого выход формирователя 21 подключен к триггеру 24. Прямой выход этого триггера, через элемент И 25 соединен с триггером 16, Прямой выход триггера 24, инверсный выход триггера 16 и выход дополнительного регистра 13 подключены через элемент И 26 к коммутатору 6. Выход элемента И-НЕ 9 и второй выход триггера 24 через элемент И 27 подключены ко второму триггеру 16.Запоминающее устройство с самоконтро. и м работает следующим образом.В случае появления в слове двойной ошибки от дешифтатора 3 поступает сигнал, который устанавливает триггер 4 в единичное состояние, и одновременно записывается в дополнительный регистр 13 накопителя. Изменение уровня напряжений на плечах триггера4 дифферснцируется элементом развязки 17 и поступает на формирователь импульсов 18. Сигнал формироватс. ля 18 через элемент И-НЕ 23 фиксирует запись единицы в дополнительном регистре 13, накопителяначало двойной ошибки. В первоначальном, исходном состоянии, триггер 16 начала двойной ошибки (подготовки цикла исправления двойной ошибки) устанавливается в единичное состояние сигналом элемента И 5. В момент считывания единицы о начале двойной ошибки дополнител ьпого регистраЗг, потенциал на выходе элемента И 19 становится нулевым. Этот потенциал и сигнал с инверсного выхода триг гера 24 через элементы И 25 и 2 устанавливают триггер 14 в исходное состояние. Инверсный по отношению к потенциалу на выходе элемента И-НЕ9 сигнал также дифференцируется элементом развязки 20 и управляет вторым формирователем импульсов 21. Единичный импульс с выхода формирователя 21 при совпадении с единицей инверсного выхода триггера 24 дополнительного регистра 1:Ъ, через элемент И 25 повторно записывает единицу начала двойной ошибки в дополнительный регистр 13.После окончания действия единичного импульса на выходе второго формирователя импульсов 21 триггер 24, работающий в счет. ном режиме, устанавливается в единичное состояние.Под воздействием этого сигнала, в случае, когда не обнаруживается новая двойная ошибка, считанная информация дополнитель ного регистра 13, подается на управляющие входы дешифтатора через элемент И 26 для того, чтобы инвертировать информационное слово на выходных регистрах. 15 20 Очередной сигнал со счетчика импульсов блокируется нулевым сигналом с прямого плеча триггера 14. Формула изобретения Запоминающее устройство с самоконтролем, содержащее адресный регистр, соединен, ЗО ный с коммутаторами, подключенными к накопителю через шифратор и дешифратор, отличающееся тем, что, с целью повышения надежности устройства, оно содержит пять элементов И, три триггера, два элемента И-НЕ, два элемента развязки, дополнитсльЗ 5 ные регистры, два формирователя импульсов, генератор и счетчик импульсов, вход которого соединен с входом генератора, выходы генератора и счетчика импульсов соединены соответственно с выходом накопителя и одним из входов первого элемента И, другой вход которого соединен соответственно через первый триггер с входами одного из дополнительных регистров и дешифратора, и через первый элемент развязки - с входом первого формирователя, 45 выход которого через первый элемент И-НЕподключен ко входу другого дополнительного регистра, соединенного через второй элемент И-НЕ с одним из входов вторых элемента И и элемента развязки, выход которого соединен через второй формирователь импульсов с входом второго триггера и первыми входами третьего и четвертого элементов И, выход четвертого элемента И соединен с одним из входов элемента И-НЕ, вторые входы второго, третьего и четверто го элементов И соединены с соответствующими выходами второго триггера и первым входом пятого элемента И, выходы четырех элементов И соединены с входами соответствую651419 щих триггеров, выходы которых соединены с вторыми входами второго элемента и пятого элемента И, третий вход которого соединен с выходом одного из дополнительных регистров, а выход пятого элемента И подключен к одному из коммутаторов,Составитель А. КумекинаТехред О.,круговая Корректор М Тираж 680 Подписное Редактор С. РавЗаказ 815/49 И Государственного ком делам изобретений и Москва, Ж.35, Раушск П Патент, г. Ужгоро ЦНИИ п 113085,Филиал ПИсточники информации, принятые во внимание при экспертизе1, Патент США362637, кл, 340-347.с 1,29.04,70.5 2, Патент США3629824, кл, 340-146.1,12.02.70,итета СССРоткрытийая наб., д. 4,5д, ул. Проектная.