Запоминающее устройство

ОП ИСАНИ ЕИЗОЬРЕтЕНИЯ К АВТОРСКОМУ СВНДВТВЛЬСТВУ Союз Советских Социалистических Респубпнк(51) М, Кл,(22) Заявлено 05 04 6554/1811 С 29 ая присоединен Государственный комитет Совета Мииистрав СССР по делам изобретений и открытий.12.78,а опубликования описани Авторыизобретения В. Боднарчук, И. И, Гаенко, А. В. Городний, В. И. Корнейчук,С. Покаржевский, В. В. Ткаченко и Я. И, Торошанко евский ордена ликой Октябр Тт) аявитель 4) ЗАПОМИНАКЧЦЕЕ УСТРОЙСТВ ых коагружеы,его лнит йства является наличие допрегистра для хранения словграниченная возможность пою случайных ошибок,а так- наруже жени Изобретение относится к вычислительной технике и предназначено, в частности для электронной цифровой вычислительной системы, выполненной на функциональных узлах с большой степенью интеграции.Известно запоминающее устройство с обнаружением ошибок, которое содержит накопитель, блок адресных и разрядных цепей, блок местного управления, регистр слова и блок контроля, который состоит из схемы автономного управления, схемы обнаружения ошибок, дополнительного регистра слова и схемы передачи Я.Работа запоминающего устройства основана на методе двукратного обраще ния к каждой ячейке с операцией поразрядного инвентирования считывае дов в те моменты, когда оно не но реализацией основной програмНедостатком этого запоминаюш ина политехнический институт им. 50-летия социалистической революции Наиболее близким техническим реше нием к изобретению является устройство для хранения информации, содержащее накопитель, информационные выходы которого соединены с информационными выходами регистра слова, а контрольные выходы пос леднего подключены к блоку сравнения контрольных разрядов, и входные информационные ш)тны(21. В известном запоминающем устройстве контрольные биты выбираются так, чтобы они не только индицировали число двоичных "1" в передаваемой информационной ходовой комбинации, но и делали число двоичными "1" в полной кодовой комбинации нечетным (или четным).Недостатком известного устройства является недостаточная обнаруживающая способность (не всегда будет обнаружено четное число ошибок).Цель изобретения -создание запоминаюшего устройства с обнаружением ошибок позволяющего более эффективно обнаруживать большее число четных ошибок,вызванных отказами накопителя и разрядными цепями,Это достигается тем, что в устройствовведены сумматоры по модулю два и элементы ИЛИ, первые входы которых соедииены с входными информационными шинами,вторые входы с выходами сумматоровпо модулю два и входами блока сравнения контрольных разрядов, а выходы подключены ко входам регистра слова, выходы которого соединены со входами сумматоров по модулю два,На чертеже дана структурная схемазапоминающего устройства.Оно содержит адресный накопитель 15(Н) 1, к которому подключен через адресные пепи (АЦ) 2 блок 3 адресных цепей(БАЦ) с информационным входом (Л) 4 иблок 5 местного управления (БМУ) совходами 6 "начало операции (НО) и выходом 7 "конец операции" (КО), 8 "запись" (3), 9 чтение" (Ч), Кроме этого,накопитель 1 через разрядные цепи (РЦ)10 соединен с регистром 11 слова (РС),который связан с сумматорами попод,ф 1) 2512 и с сумматорами повод (Е 2) 13.Выходы регистра 11 подключены к шине14 "выход информационного слова", авходы - к элементам ИЛИ 15 на который через шину 16 вход информацион- ЗОного слова" подается информация, В регистре слова 11 есть контрольные разряды групповой четности (КРГЧ) и контрольные разряды веточкой четности(КРВЧ)Выходы КРВЧ,КРГЧ 2 1 12 35и 2;2 13 соединены с блоком 17 сравнения контрольных разрядов (БСКР). Запоминающее устройство работает следующим образом.В режиме записи на вход 16 4 о поступает информационноеслово,которое проходит через элементы ИЛИ 15 и записывается в информационных разрядах реРгистра слова 11. Информационные разряды регистра условно разделены иа груп. 45 пы. Значения каждой из групп поступают на соответствующий сумматор по вод 12, где формируются значения контрольных разрядов Р групповой части четности (КРГЧ 1, КРГЧ 2, КРГЧЗ) . Значения четнос ти для каждой из групп разрядов через элемен ты ИЛИ 15 поступают в регистр 11. Одновременно значения- х разрядов каждой группы . поступают на соответствующий-ый сумматор по юод 13, Значение бита четности для каждой-ой ветви подается через элементы ИЛИ 15 в-й разряд (КРВЧ ) веточкой четности. 1 о сигналу с блока 5 местного управления осуществляется запись закодированногослова (кодового слова) через разрядныепепи 10 в ячейку 1 накопителя, номеркоторой задан кодом адреса на входе блока 3 адресных цепей,При считывании информации образованиевсех контрольных разрядов групповойчетности и контрольные разряды веточкой четности происходит аналогично, каки при записи, однако блок 5 управленияблокирует запись этих разрядов с сумматоров 12 и 13 на регистр 11, Вновьобразованные контрольные разряды групповой четности и веточной четности подаются в блок 17 сравнения, где осуществляется сравнение образованных контрольных разрядов групповой четности иветочной четности с первоначальнымизначениями, которые были записаны в соответствующих разрядах регистра 11 причтении иэ накопителя 1. При несовпадении считанных и вновь образованных контрольных разрядов групповой и веточнойчетности блок 17 выдает сигнал "ошибка". Если не совпадают Р-контрольныхразрядов веточной четности и один с( -йразряд групповой четности, то эта ситуация индицируется блоком 17 как пачкаошибок в К-й группе разрядов, длинакоторых р.Таким образом, предложенное устройство позволяет обнаружить все одиночные ошибки, двойные, тройные и т.д,При семи информационных разрядах в группе и 3-х информационных группах одиночные двойные и тройные ошибки обнаруживаются с вероятностью 100%, а четырехкратные - с вероятностью 99,07%.Формула изобретенияЗапоминающее устройство, содержащее накопитель, информационные выходы которого соединены с информа ционными выходами регистра слова,а контрольные выходы последнего подключены к блоку сравнения контрольных разрядов, и входные информационные шины, о т л и ч а ю щ е е с я тем, что, с целью повышения надежности работы устройства, оно содержит сумматоры по модулю два и элементы ИЛИ, первые входы которых соединены с входными информационными шинами, вторые входыс выходами сумматоров по модулю два и входами блока сравнения контрольных разрядов, а выходы подключены ко входам регистра слова, выходы которого соеди иены со входами сумматоров по модулюдваИсточники информации, принятые вовнимание при экспертизе: 6390231, Авторское свидетельство СССР% 189621, кл.06 Р, 1967. 2, Патент США Ио 3458860,кл, 5 06 Р 11/10, 1970,Составитель Т, МамджянРедактор Н. Разумова Техред Э, Чужик Корректор И, ГоксичЗаказ 7290/40 Тираж 6 (5 Подписное ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий 113035, Москва, Ж, Рауцская набд, 4/5 филиал Г 1 ПП Патент, г, Ужгород, ул, Проектная, 4