Патенты с меткой «кода»

Номер патента: 1244796

Опубликовано: 15.07.1986

Автор: Ларионов

МПК: H03M 1/66

Метки: кода, косинусу, преобразования, пропорциональные, синусу, угла

...синусам и косинусам всех возможных углов старшей группы разрядов. Из ряда опорных напряжений источника 1 в аналоговых коммутаторах 2 и 3 выбираютдва напряжения, пропорциональные синусу икосинусу угпа старшей группы разрядов, соответствующих текущему коду угла в регистре 11, При этом уп 25 равляющие входы коммутаторов 2 и 3 соединены с выходами блока 12 адреса,работающего в режиме дешифратора.Выходные сигналы аналоговых коммутаторове 2 и 3 подключаются к одним входам интеграторов 5 и 7. С выходаЕ блока 15 на вход сложения реверсивного счетчика 14 подаются счетныеимпульсы. В интеграторах 5 и 7 формируют сигналы начальных условий путем интегрирования выбранных комму",таторами 2 и 3 напряжений в течениевремени заполнения счетчика 14....

Номер патента: 1244797

Опубликовано: 15.07.1986

Авторы: Сагдеев, Хлевной

МПК: H03M 7/18

Метки: вычисления, кода, модулярного, позиционных, характеристик

...орВ . Кр,й00100,одноразрядных сумматоров.Выходы двоичного сумматора 12 под 00010ключены к входам дешифратора 13, представляющего собой набор элементов И,к00001число которых равно 2 , где К=1 о Р,. Дешифратор 13 осущестО, вляет йреобразование двоичного кодаауммы в унитарный, его выходы подключены к входам шифратора , пред.ставляет набор элементов ИЛИ и длясистемы оснований 2 3 5 71 стро-,1 стРо . ИЛИ, число которых равно К . Выходнаяится в соответствии с табл. 4. 5 величина шифратора 14 равнаТаблица 4Вторые выходы 10дульного суммат2 ыход шифратора го .Выходы дешифратора 13 подключенытакже к входам элемента ИЛИ 15, накоторых может появится код, превышаающий по величине Р1 фУстройство для вычисления позиционных характеристик модулярного...

Номер патента: 1244803

Опубликовано: 15.07.1986

Авторы: Кордонский, Котиков

МПК: H04L 5/00

Метки: кода, кодер

...0 и т.д, Таким образом, табл,1 преобразования двоичногооснования счисления в четверичноепозволяет построить кодер кода ЗВ 2 Я,50 сигнал на выходе которого являетсябалансным (т.е. имеет ограниченнуюЦС на границах кодовых групп),.Рассмотрим работу кодера кодаЗВ 2 Ц на примере преобразования двоич 55 ной группы 001 (фиг.2) .Двоичный тактовый сигнал, поступающий с входа двоичного тактовогосигнала (фиг.2 е), проходя через ин3 12448 .вертирующий вход последовательного регистра 1 (фиг.2 б), записывает в него (фиг,2 в,г,д) двоичный сигнал (фиг.2 а), поступающий с входа двоичного сигнала. Кодовый синхросигнал (фиг.2 з) с второго выхода формирователя 2 синхросигнала кодовых групп осуществляет запись первого 1, второго 2 и третьего 3 импульсов...

Номер патента: 1246093

Опубликовано: 23.07.1986

Авторы: Алиев, Вердиев, Тургиев

МПК: G06F 7/552

Метки: возведения, квадрат, кода, число-импульсного

...2,Импульсы, появляющиеся на выходелогического блока 2 (одноразрядныеприращения), выполняют функцию коррекции погрешности результата операции, возникающей из-за отсутствиянакапливающего сумматора в областип младших разрядов счетчика 1. Импульсы переполнения накапливающегосумматора подсчитываются счетчиком 4.Результат операции находится внакапливающем сумматоре 3 и счетчике 4,Для получения требуемого алгоритмаобработки кодов старших разрядов нечетных чисел счетчик 1 содержит наодин разряд меньше, чем необходимодля представления максимального нечетного числа 2 х -1=2-1 (нечетдодд дСное число 2-1 состоит иэ ш + 1единиц и требует счетчика, содержащего ш + 1 разрядов). Этот разряд46093 4Сумму членов этого ряда можно определить согласно...

Номер патента: 1249706

Опубликовано: 07.08.1986

Авторы: Васильев, Воробьева, Скотаренко

МПК: H03M 5/12

Метки: биполярный, двоичного, код, кода

...устройства при подаче навход преобразователя соответственноединичного и нулевого импульсов двоичного кода.Преобразователь двоичного кода вбиполярный код содержит сдвиговый регистр 1, вход которого является входом 2 устройства. Тактовый вход 3устройства соединен с тактовым входом регистра 1 и с первыми входамипервого 4 и второго 5 элементов И,вторые входы которых подключены соответственно к прямому и инверсномувыходам регистра 1. Выходы элементов И 4 и 5 через первый и второй резисторы 6 и 7 соединены с базамипервого 8 и второго 9 транзисторовсоответственно, а через третий 10 ичетвертый 11 резисторы - с первойшиной 12 источника питания. Эмиттеры тразисторов 8 и 9 .объединены иподключены к второй шине 13 источни 30ка питания. Коллекторы...

Номер патента: 1252779

Опубликовано: 23.08.1986

Авторы: Животовский, Мамедов

МПК: G06F 9/46

Метки: выделения, двоичного, единиц, кода, последовательного

...код с максимальным количеством единиц, например 1010 (я 4).Так как в первом разряде содержитсяединица, то тактовый сигнал с выхода 55элемента И 5 поступает на второйвход элементов И 2, - 2группы. Врезультате этого на выходе элемента 79 2И 2 группы появляется единичныйсигнал (все остальные элементы И 2 группы заперты сигналамк с соответст" вующих выходов основного и вспомогательного регистров), который появляется на информационном выходе 8 устройства, Одновременно этот же сигнал, поступая на вход сброса (входК ) триггера 11 основного регистра,переводит его в нулевое состояние.Таким образом, выделяется перваяединица из двоичного кода. Одновременно сигнал с выхода элемента И 2группы поступает на единичный входтриггера 3...

Номер патента: 1252943

Опубликовано: 23.08.1986

Авторы: Байтеряков, Галиев, Касич

МПК: H03M 1/86

Метки: импульсов, кода, следования, цифрового, частоту

...первоначально записанныйв него код.Процесс уменьшения кода в счетчике 4 импульсов продолжается до техпор, пока он не станет равным кодучастоты, установленному на вторыхвходах блока 5 сравнения кодов.Код частоты, устанавливаемыйна вторьж входах блока 5 сравнениякодов, представляет собой сумму кода задаваемой частоты Ри кодаприращения частоты ьР., образующуюся на вьжоде сумматора 10. Код задаваемой частоты Рпоступает напервый вход сумматора 10 с выходапервого запоминающего устройства 11и выбирается из ячейки запоминающего устройства, код адреса которойзаписан в регистре 14 хранения ипоступает на входы первого запоминающего устройства 11 с первых выходов регистра 14 хранения.С вторых выхоцов регистра 14 хранения на первые входы второго...

Номер патента: 1252944

Опубликовано: 23.08.1986

Авторы: Березняков, Ключко, Николаев, Приходько, Чистяков

МПК: H03M 13/23

Метки: декодер, кода, пороговый, сверточного

...последовательностьМ(х) = М(х)Р (х) Д+ Е (х)=0,поскольку по условию Е (х)=0, а последовательностьМ,(х)=М(х)Е (х)ФО, так как Е(х)ФО,Пусть последовательность Е,(х) представляет собой одиночную ошибку,О которую используемый ортогональный сверточный код позволяет исправить. Эта одиночная ошибка, проходя через кодер 1, вызовет появление на его втором выходе последовательности сиг 5 налов, определяемой порождающим полиномом Р, (х). Через первый сумматор 2 по модулю два эта последовательность сигналов поступит на второй вход формирователя 3 синдрома, где20 сложится по модулю два с проверочной последовательностью М (х), поступающей в последовательном коде на первый вход этого же формирователя 3.25 Результатом последовательного...

Номер патента: 1256210

Опубликовано: 07.09.1986

Авторы: Кишиневский, Орлов, Шостак

МПК: H03M 7/12

Метки: двоичного, значного, значный, кода

...разрешение элементу И 26 на передачу поступающему по входу 28 сигналу считывания выходного кода.Кроме того, после перехода триггера 10 подготовки в единичное состояние выдается разрешение элементу И 13 на пропускание тактовых импульсов на входы счетчиков 8 и 7 на вычитание, происходит также запись значности я входного кода в счетчик 8.В дальнейшем при поступлении по входу 28 сигнала считывания выходного кода:открываются элементы И 20 группы и считывается выходной код.Одновременно с этим триггер 5 блоки- ровки переходит в единичное состояние, происходит запись в счетчик 7 значности Р выходного кода и выдает разрешение элементу И 18 на прохождение тактовых импульсов на вычитающие вхо 3 1256 ды счетчиков 7 и 8, вход сдвига...

Номер патента: 1256231

Опубликовано: 07.09.1986

Авторы: Булгаков, Лазинцев

МПК: H03M 13/51, H04L 17/30

Метки: декодер, кода, цепного

...и проверочных символов, ито информационные символы содержат пакет ошибок длины(фиг. 2 а) 2 а проверочные - содержат пакет ошибок длины 1 + ь (фиг. 2 в). Для упроще-. ния построения временных диаграмм работы декодера цепного кода (фиг. 2) приняты следующие условия: по каналу 30 связи передается длительный "О"; ошибки, возникающие из-за помех в канале связи, приводят к появлению "1"; учитывая, что информационные и проверочные символы, передаваемые по каналу связи, чередуются, величина интервала, занимаемого пакетом ошибок (в канале связи), равна 2+В, где п сТаким образом, пакет ошибок в информационных символах не превьппает исправляющей способности декодера цепного кода и может быть исправлен, а пакет ошибок в проверочных символах...

Номер патента: 1257844

Опубликовано: 15.09.1986

Авторы: Вербец, Сбытов, Такса, Фомин

МПК: H03K 23/86

Метки: двоичного, кода, реверсивный, формирователь

...блока 8 соединены с входами элементаИЛИ 11, выход которого соединен свходами установки реверсивного счетчика 1 в допустимое состояние,Функционирование устройства рассмотрим на примере четырехразрядного счетчика имеющего рабочий дианазон чисел от 2 до 11 и недопустимыесостояния 0,1,2 -. 15. При этом наэлементе И-НЕ 2 верхнего предела счета набран код числа 11, а на элемен- .те И НЕ 3 нижнего предела счета -код числа 2. Допустим, что в некоторый момент времени имеется разрешающий, сигнал на шине сложения,5, кодсчетчика 1 находится внутри интервала чисел 2 - 1, т.е. в пределах диапазона регулирования, а по входу 7 поступают счетные импульсы. Эти импульсы через открытый элемент И 4 поступают на вход счетчика 1 и увеличивают его...

Номер патента: 1261120

Опубликовано: 30.09.1986

Автор: Мархасев

МПК: H03M 5/18

Метки: биполярного, кода, формирователь

...через второй делитель 14 отпирает четвертый транзистор 4 Р-и-Р, его ток отпирает второй транзистор 2 Р-и-Р и первый транзистор 5 и-Р-и. Первый выход 29 подключается к отрицательной шине 28 питания, второй выход 30 подключается к положительной шине 27 питания. Идет быстрый перезаряд паразитных емкостей, подключенных к выходам 29 и 30,При достижении на первом выходе 29 потенциала, близкого к нулевому, первый пороговый элемент 22 перебрасывается, на его выходе появляется логический 0, который закрывает первый элемент 20 И, логический "0" с выхода которого закрывает второй элемент 16 2 И-ИЛИ-НЕ, При этом за-пираются четвертый и второй транзисторы 4 и 2 Р-и-Р и первый транзистор 5 и-Р-и и восстанавливается нейтраль.ное состояние на первом и...

Номер патента: 1261127

Опубликовано: 30.09.1986

Авторы: Гендельман, Катин, Пенязь, Семенов

МПК: H04L 15/04

Метки: датчик, кода, телеграфного

...запоминает оба эти сигнала и обеспечивает приоритет сигнала "Пуск считывания" во избежание нарушения интервала между знаками, которые выдаются формирователем 11 кода.Сигнал "Установка считывания" с второго выхода формирователя 2 пусковых сигналов параллельно поступает на второй вход коммутатора 4, пятый вход адресного блока 7, третий вход блока 5 установки команд, вторые входы первого и второго блоков 6 и 9 совпадения и элемента 8 запрета.В исходном состоянии на второй группе выходов адресного блока 7 име. ется код адреса считывания первой строки записанного ранее первого знака. Этот код адреса считывания первой строки первого знака, ранее записанного в ОЗУ 10, поступает параллельно на его адресный вход строк. Выход мультиплексора 3...

Номер патента: 1262573

Опубликовано: 07.10.1986

Авторы: Лопато, Подгорнов, Шостак, Шпаков, Шумейко

МПК: G11C 11/4063, G11C 19/00, H03K 5/00 ...

Метки: кода, маски, формирования

...второй группы и т.д.На выходах блоков мультиплексоровпоследней группы Формируется выходной код маски вида 111000 примаскировании младших разрядов иливида 000111 при маскированиистарших разрядов. Число .нулей и едчниц в коде маски определяется кодомусловия маски на входах 7.Пусть, например, на входы 7 поступает код 01 00 10. а на вход 8 код О.На управляющих входах блока мультип-лексоров первой группы код 01. Навыходах блока мультиплексоров первойгруппы сформирован код 1110 в соответствии с второй строкой таблицы,на выходах блоков мультиплексороввторой группы - код 1111 11111111 0000, а на выходах блоков мультиплексоров третьей группы - 64-разрядный код, в котором слева 46 единиц, а справа 18 нулей.Если на вход 8...

Номер патента: 1262732

Опубликовано: 07.10.1986

Автор: Скорняков

МПК: H03M 7/00

Метки: кода, параллельный, последовательного

...об окончании приемаи о достоверности принятой информации. Импульс паузы задерживаетсяэлементом 12 задержки на время, не-.у обходимое для уверенной перезаписиинформации из регистра 1 сдвигав буферный регистр 2, и поступаетна Формирователь 13 импульса, где 5 10 15 20 25 ЗО ет йрохождение опорных синхроимпульсов на счетчик 14.Если синхроимпульсы кода есть,что соответствует приему последовательного кода, то счетчик 14 периоди.чески обнуляется с частотой следования синхроимпульсов кода, близкойк частоте следования опорных синхроимпульсов, и импульсы паузы неформируются, Импульсом паузы производится перезапись разрядов информации из регистра 1 сдвига в буферныйрегистр 2.Импульс начальной установки свыхода блока 3 управления поступаетна...

Номер патента: 1265986

Опубликовано: 23.10.1986

Автор: Кочемасов

МПК: H03K 7/04

Метки: кода, линейной, модуляцией, сигнала, фазы, формирования, частотной

...интегрирования кода К 7,осуществляемого с тактовой частотой (тв соединенных между собой в кольцо сумматоре 1 и регистре 2, формируется код фазы К сигнала с частотой Ь. При появлении на втором выходе синхронизатора 6 строба, равного длительности ЛЧМ сигнала Т, входы сложения и вычитания счетчика открываются, а блок 7 формирования квадратичной функции начинает вырабатывать код КЛ. Одновременно с формированием этого кода в блоке 7 вырабатываются импульсы, при поступлении которых на входы сложения и вычитания счетчика 10 его содержимое каждый раз увеличивает. ся или уменьшается на единицу (соответственно при положительной и отрицательной скорости частотной модуляции).Увеличение или уменьшение содержимого счетчика зависит от...

Номер патента: 1266007

Опубликовано: 23.10.1986

Авторы: Келтуяла, Скворцов, Смирнов

МПК: H03M 5/12

Метки: кода

...интервала, вырабатывается инвертированный импульс шл 1 иов 1,2 тактового интервала (фиг.2 ж). Г 1 ри попа. дании этого импульса ца входы элементов И-НЕ 9 и 10 на их выходах устацавливактся логические 1. Г 1 оэтому ца входы элемента И-НЕ 13 через элемецтьИ-НЕ 11 и 12 проходят и тактовые импульсы и инвертированные тактовые импульсы. Е результате умножения и инверсии ца выходе элемента И-НЕ 13 устанавливается логическая 1 (фиг.2 к) . После окончания импульс с элемента ИСКЛЮЧАЮ 1 ЦЕЕ ИЛИ 7 ня выходах элементов И-НЕ 9 и 10 устанявливаются лозчсские э,ехет., и цэтому первый импульс с пгямогс или инверсного выхола триггера 7, ройдя через элемент И-НЕ 1 или 12 соотвегствецно, закрывает элемент И-НЕ 9 цли 10 по третьему входу, устанавливая ня его...

Номер патента: 1266008

Опубликовано: 23.10.1986

Автор: Макаров

МПК: H03M 7/12

Метки: двоично-десятичный, двоичного, единиц, код, кода, угловых

...с первых выходов ПЗУ через элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 2 навходы В,-В сумматора 3. В результа-те одного такта работы в рассматриваемом случае на схему 5 сравненияпоступает новое увеличенное на С,значение кода А , а значения допусков остаются неизменными,При четвертом режиме, когда С;4(А-В) С., АВ, на выходе "Больше"схемы 5 сравнения устанавливаетсяединичный сигнал, разрешающий работуэлементов И 9, а на остальных выходах - нулевые сигналы. Тактовыйимпульс через элемент И 9 и разрешенный д-й канал дешифратора 13 поступает йа -й десятичный разрядсчетчика 14, уменьшая содержимое данного разряда на единицу.Кроме того, импульсный сигнал с выхода элемента И 9 через элемент ИЛИ 10 подается на синхровход регистра 4, при этом...

Номер патента: 1266009

Опубликовано: 23.10.1986

Автор: Коляда

МПК: H03M 7/18

Метки: интегральных, кода, модулярного, формирования, характеристик

...на выходе блока 20 формирования числа переполнений, являющемся вторым выхсдом блока Зл, формируется число р; переполнений, прошедших в ходе проведенного суммирования.Величина г 1, представляющая собойвторую цифру полиадического кода числа А, с первого выхода блока 3.1 передается в регистр 8.2, а величинарн и т 1, с второго вы хода блока 3. -и первого блока Зл поступают соответственно на первый и второй входы сумматора 4.1 - 2 (с= 3, 4 к), на первом выходе которого формируется оценка а;= = - 1 р - 1+ ,"ш;, на втором выходе - признак8= ь;б;, где со;= 1 при наличии переполнения при суммировании; о;= 0 при отсутствии переполнения; б; - признак, формируемый на третьем выходе суматоров 4.24 к - 3; о,=- 1 в случае, если сумма раьна вычету ш -...

Номер патента: 1267609

Опубликовано: 30.10.1986

Авторы: Билик, Кобылянский, Лейзен

МПК: H03K 21/08

Метки: кода, счетное, съемом

...счетчика 3, в результате чего закрывается третий элементИ 11 и импульсы входной частоты перестанут поступать на дополнительныйсчетчик 3, а с входов обнулениягруппи 2 разрядов снимается сигнал, удерживающий их в исходном состоянии, При этом дополнительныйгсчетчик 3 оказываетсяостановленнымв состоянии, соответствующем момен-ту лоявления сигнала его переполнения,При отсутствии на входе устройства импульса опроса, импульсы входной частоты через второй элемент 10 И проходят на счетный вход группы 1 младших разрядов основного счетчика, вызывая приращения значения кода, 1267609 425 ЗО 35 45 50 55 При поступлении импульса опроса на вход устройства первый К 1 -триггер 4 переключается в единичное состояние (см. временные диаграммы на фиг.З)....

Номер патента: 1267624

Опубликовано: 30.10.1986

Авторы: Иванов, Кухарский, Швецов

МПК: H03M 7/18

Метки: двоичного, код, кода, модулярный

...3 и комбинационного сумматора 5 получаем код числа. К " номер первой единичной разряднойцифры, поступающей на входы регистра 7 и блока 8 памяти. С выхода последнего код числапоступает на5 информационный вход сумматора 4,По первому тактовому импульсукод числа к суммируется с нулевымсодержимым сумматора 4. Код числа Кзаписывается в регистры б и 7, Новое10 состояние управляющего входа мультиплексора 2 подключает выходы К++1) к первому и следующим за нимвходам шифратора 3, На выходе шифратора 3 получаем смещенный на К ад 15 рес очередной второй) единичнойразрядной цифры а; преобразуемогочисла,На выходе комбинационного сумматора 5 формируется истинный адресвторой очередной) единичной разрядной цифры и на выходе блока 8 памяти появляется...

Номер патента: 1269183

Опубликовано: 07.11.1986

Авторы: Глемба, Дунец, Калиберда

МПК: G11B 5/00

Метки: времени, записи-воспроизведения, кода

...двоично-десятичный код времени преобразуется из параллельного в семисегментный, При поступлении в преобразователь 3 кода, большего 10 (такой код 1111 поступает по а+1 входу мультиплексора 2), на его выходах формируется код 00000000. При помощи второго мультиплексора 4 семисегментный код преобразуется из параллельного в последовательный, причем когда на выходе преобразователя 3 имеется нулевой код, на выходе мультиплексора 4 формируется последовательно код маркера 00000001, отличный от кодов сегментов.Частота преобразования задается состоянием первого счетчика 7 тактовых импульсов, который работает от генератора 6. Сообщение в последовательном коде от второго мультиплексора 4 (информационная составляющая) и импульсы от генератора 6...

Номер патента: 1269271

Опубликовано: 07.11.1986

Авторы: Иванченко, Прокопьев

МПК: H03M 7/18

Метки: двоичного, классов, код, кода, остаточных, системы

...и поступают на вход первого слагаемого сумматора 3, на вход второго слагаемого которого поступаетразряд (1 с-п) преобразуемого числа,По окончании переходных процессовна тактовый вход 0,4 поступает сигнал, по которому коммутатор 5 подключает выход сумматора 3 к входамрегистров 6 и 7 и в этом состоянииостается до конца преобразования,на вход 10.6, поступает тактовыйсигнал, по которому результатх= (АА 2 ) 2 гпос 1 Р ++А , гросР с сумматора 3 принимается на регистр 7,В начале второго такта по сигналу, поступающему на вход 10.2 осуществляется сдвиг на один разряд влево содержимого входного регистра 1, Зятем по тактовому сигналу,поступающему на вход 10,3, коммутатор 4 подключает второй информационный вход к блоку 2 умножения. При этом...

Номер патента: 1269272

Опубликовано: 07.11.1986

Авторы: Ермаков, Зиновьев, Ивочкин, Пятошин, Тузиков

МПК: H03M 13/15

Метки: двоичного, декодирования, кода, линейного

...сигнал логической "1, сохраняющийся до прихода следующего стартового импульса, и этот сигнал переводит(фиг, 1 и 2) положение, На входыэлемента ИЛИ 19 поступают сигналы свыходов пороговых элементов 14 и 16,С выходов генератора 17 вспомогательных последовательностей на второми последующих тактах декодированияснимаются ненулевые вспомогательныепоследовательности, при этом в течение первой половины такта декодиро- Ования на входы блока 5 сумматоров помодулю два через блок 7 ключей приходят символы с выходов регистров 2,на входы блока 6 сумматоров по модулю два через блок 8 ключей приходят 5символы с регистра 1, с выходов блока 6 сумматоров по модулю два снимаются символы проверочной последовательности, с выходов блока 20 элементов ИЛИ...

Номер патента: 1270896

Опубликовано: 15.11.1986

Авторы: Пасынков, Чайка

МПК: H03M 1/66

Метки: кода, постоянный, преобразования, сигнал

...Преобразователь 2 может быть реа" лизован, например, при а2 по схеме, приведенной на фиг. 3, содержащей два двоичных (и)-разрядных вычитающих счетчика 13 и 14, два двоичных Г-разрядных вычитающих счетчика 15 и 16, два стробируемых дешифратора 17 и 18 двоичного кода в шразрядный единичный последовательный код, (ш+1) КБ-триггеров 19, выходы которых являются выходами преобразователя 2.Счетчик 15 и дешифратор 17 представляют собой распределитель коротких импульсов (длительностью 1/Е, ) с предварительной установкой в нуль, задающей начало импульсов ш последовательностей и их сдвиг друг относительно друга на величину Т/ш, определяемый моментами появления импульсов переполнения счетчика 13, который также предварительно обнуляется...

Номер патента: 1270897

Опубликовано: 15.11.1986

Авторы: Киясов, Кузнецов, Руфина

МПК: H03M 9/00

Метки: кода, параллельного, последовательный

...ячейки блока памяти 6. Таким образом, на вход регистра 8 сдвига с блока 6 будет подаваться параллельный код, соответствующий первому слову, а также логический нО" в нулевом разряде. Поступивший на второй вход элемента 7 И-НЕ пусковой импульс на время его действия переведет регистр 8 сдвига в режим записи, и на выходе последнего появится параллельный код, соответствующий первому слову, а также логический 0" в нулевом разряде, старший разряд и слова будет присутствовать на выходе 15 15 преобразователя кода. Снимаемый с нулевого разряда регистра 8 сдвига логический нОнезависимо от кода слова поддерживает на выходе дешифратора 9 нуля сигнал логической "1", который, будучи поданным на первый вход элемента 7 И-НЕ, совместно с...

Номер патента: 1270900

Опубликовано: 15.11.1986

Авторы: Макаров, Эйнгорин

МПК: H03M 7/00

Метки: код, кода, последовательного, преобразования

...между тактовыми импульсами, поступающими ца первый тактовый вход 5 устройства на второй в тактовый вход 6 устройства подаются импульсы, обеспечивающие запоминание считываемой из ячейки информации в 0-триггере 3, на время до следующего такта считывания. В том случае, если необходимо из - менить порядок следования всех разрядов, например 8-разрядного кода на обратньп, выходы первых трех разрядов составляющих вторую группу счетчика импульсов подключаются к первым входам элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, вторые входы которых подключаются к выходу четвертого (старшего) разряда счетчика, В результате при нулевом70900 значении четвертого разряда счетчика 1 импульсов адресация блока 2 оперативной памяти монотонно увеличива 51 О пульсов, которые...

Номер патента: 1271382

Опубликовано: 15.11.1986

Авторы: Икуо, Йоихиро, Кентаро, Лодевийк, Тошитада

МПК: G08C 19/28

Метки: варианты, данных, декодирования, его, защищенных, каналу, кода, корректирующего, передаваемых, передачи, поблочно, посредством, слов

...степени М, Р(Х) = х + х + х + х + 1, Из декодера 21 поступают 24 последовательности КИМ информации и 4 последовательности контрольных слов. К каждому слову информационной последовательности добавляется указатель ошибки, разряды которого передаются по схеме так же, как и разряды информационных слов или контрольные слова.С выхода декодера 21 информационная последовательность подается на вторые элементы 22 задержки, компенсирующие задержку, введенную соответствующими элементами 9 (фиг. 1). С выхода элементов задержки 22 сигналы поступают на второй декодер 23, в котором из матрицы обнаружения четности Ни из входных 28 слов (1) генерируется совокупность симптомов Бд Бг, Б(фиг, 5).На основании совокупности симптомов далее осуществляется...

Номер патента: 1273930

Опубликовано: 30.11.1986

Авторы: Беда, Кишиневский, Орлов, Шостак

МПК: G06F 9/46

Метки: выделения, двоичного, единиц, кода, последовательного, разрядного

...И 9 в счетчик 10 записывается код 1110, который поступает накодовые выходы 11. Этот код соответ ствует единице в седьмом разряде. Если "0" подан на вход 21, а "1" на 14, то как и в первом случае на кодовом выходе присутствует код первой единицы 1110.При подаче тактового импульса по входу 13 триггер седьмого разряда устанавливается в нулевое состояние и на выходах шестого и седьмого элементов ИЛИ действует 0. В результате на выходе седьмого элемента И 2 группы устанавливается 0, а на выходе пятого устанавливается "1",т.е. вьщеляется вторая единица. Кроме того, в счетчик 1 О заносится код выделенной второй единицы 1010. При подаче следующего импульса триггер пятого разряда регистра 5 устанавливается в нулевое состояние и устройство...

Номер патента: 1274159

Опубликовано: 30.11.1986

Авторы: Орлов, Чванов, Шостак

МПК: H03M 9/00

Метки: кода, параллельного, последовательный

...в нем серию последовательных одноразрядных (до полного обнуления регистра 3) сдвигов, в результате которых на информационном выходе 9 последовательно появляются уровни потенциалов, соответствующие значениям следующих эа старшим битомпреобразуемого кода, После последнего сдвига регистр1 3 обнуляется и отрицательный перепаднапряжения на выходе элемента 4 задержки обозначит конец преобразования и остановит генератор 1 импульсов. В итоге преобразователь окажется в состоянии готовности к обработке следующего кода без предварительной подготовки,Данный преобразователь не требует предварительного знания формата преобразуемого кода, что позволяет проводить преобразование к-разрядного кода за к тактов без предварительного определения места...