Преобразователь двоичного кода в модулярный код

,ШЮМИРПЕШОРЕСПУБЛИК ОЮ (111 4 Н 03 М 7/ ОСУДФРСТВЕННЬЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЬПЪЮ ГОПИСАНИЕ ИЗОБРЕТЕтакнввт вВВтвы ТВУ юл. У 40 С.В.Кухар(57) Изобретение относится к вычислительной технике. Целью изобретения является повышение быстродействия. Поставленная цель достигается тем, что в преобразователь,содераащнй входной регистр, сумматор по модулю, два регистра и элемент задерзки, введены мультиплексор, блок памяти, приоритетный шифратор, дешифратор нуля и комбинационный сумматор с соответствующимисвязями.ил.Изобретение относится к вычислительной технике и может быть использовано при сопряжении устройств, Функционирующих в непозиционной системе остаточных классов.Цель изобретения - повышение быстродействия.На чертеже изображена Функциональная схема преобразователя двоичного кода в модулярный код.Преобразователь содержит входной регистр 1, мультиплексор 2, приоритетный шифратор 3, сумматор 4 по модулю, комбинационный сумматор 5,регистры о и 7, блок 8 памяти, дейифратор 9 нуля, элемент 1 О задержки, выход 11 окончания работы преобразователя, информационный вход 12, тактовый вход 13 и информационный вы ход 14 преобразователя.Приоритетный шифратор 3 преобразует номер младшего единичного разряда в двоичный код.Мультиплексор 2 по коду. числа К, поступающему по управляющему входу, подключает К+1-и разряды выходы регистра 1 к первому и следующим за ним входам шифратора 3.Из блока 8 памяти по значению К, поступающему на адресный вход, счиКтывается константа=2 гпо 1 Р.Любое число в позиционной системе счисления можно представить в" видеП1 А=, а, 2 10 где аг - разрядная цифра числа А;и " разрядностьчисла АИскомый остаток М по модулю Р равен1И м а ,Г а; 2 )шо 1 Р.ф:ОДля формирования остатка необходимо и достаточно суммировать только те разрядные цифры а 1, которые не равны нулю.Преобразователь двоичного кода в модулярный код работает следующим образом.В исходном состпи во водй регистр 1 записано преобразуемое число Л. Регистры б, 7 и сумматор 4 обнулены. На входах дешифратора 9 присутствует исходное число А, а на выходе шифратора 3 и комбинационного сумматора 5 получаем код числа. К " номер первой единичной разряднойцифры, поступающей на входы регистра 7 и блока 8 памяти. С выхода последнего код числапоступает на5 информационный вход сумматора 4,По первому тактовому импульсукод числа к суммируется с нулевымсодержимым сумматора 4. Код числа Кзаписывается в регистры б и 7, Новое10 состояние управляющего входа мультиплексора 2 подключает выходы К++1) к первому и следующим за нимвходам шифратора 3, На выходе шифратора 3 получаем смещенный на К ад 15 рес очередной второй) единичнойразрядной цифры а; преобразуемогочисла,На выходе комбинационного сумматора 5 формируется истинный адресвторой очередной) единичной разрядной цифры и на выходе блока 8 памяти появляется код нового числа /1.Второй тактовый импульс защелкивает код истинного адреса второй единичной разрядной цифры. При этом всумматоре 4 выполняется подсуммирование нового значения Рк.Со следующим тактовым импульсом преобразование повторяется анало гично до момента получения на выходе шифратора 3 кода нуля, т.е. в остав" шихся разрядах числа А отсутствуют единичные разрядные цифры, по которым дешифратор 9 вырабатывает сигнал окончания преобразования.Формула изобретенияПреобразователь двоичного кода вмодулярный код, содержащий входнойрегистр, сумматор по модулю, два регистра, элемент задеряаи, причеминформационный и тактовый входы преобразователя соединены соответственно с входами входного регистра иэлемента задержки, выход которогосоединен с входом разрешения приемапервого регистра, выход сумматора помодулю является выходом преобразоват гя, о т л и ч а ю щ н й с ятем, что, с целью повышения быстродействия, он содержит мультиплексор,блок памяти, приоритетный шифратор,дешифратор нуля, комбинационныйсумматор, причем выходы входного ивторого регистров соединены соответственно с информационным и управляющим входами мультиплексора, вы1267624 Составитель Н ЛелобановаТехред В Кадар ор М.пож ктор Е.Копч Заказ 5834/58 Тираж 816 ВНИИПИ Государственно по делам изобретени 113035, Москва, Ж, РаПодннскомитета СССРоткрытийкая наб., д. 4/ Производственно-полиграфическое предприятие, г. Ужгород оектная. 4: ход которого соединен с входом приоритетного шифратора, выход которого соединен с входом дешифраторануля и с входом первого слагаемогокомбинационного сумматора, входвторого слагаемого которого соединен с выходом первого регистра,информационный вход которого соединенс выходом суммы комбинационного сумматора, с информационным входом вто 4рого регистра и с адресным входомблока памяти, выход которого соединен с информационным входом сумматора по модулю, тактовый вход которо" 5 го соединен с входом элемента задержки, выход которого соединен свходом разрешения приема второго регистра, выход дешифратора нуля является выходом окончания работы преобразователя.