Патенты с меткой «кода»

Номер патента: 1532934

Опубликовано: 30.12.1989

Авторы: Глушкин, Коганов, Рубин

МПК: G06F 12/00

Метки: асинхронного, биполярного, кода, последовательного, приема

...как, например,в микроохеме 56 МИР 11.После контроля принимаемого кодапо четности и числу разрядов УСК 2на выходе Формируется управляющий признакГотовность слова", который поступает на счетный вход СЧ 1 3 и увеличивает его содержимое на единицу.Этим подготавливается запись следующего слова ПК в блок 5 памяти по новому адресу, В случае обнаружениясбоя при приеме ПК по четности иличислу принятых разрядов кода состояние СЧ 1 3 не меняется, поэтому записьследующего слова производится по прежнему адресу.Когда устройство осуществляетприем слов последовательного кода сразрядностью в 2 раза большей разрядности вычислительной системы (например, по ГОСТ 18977-79 или АР 1 С и 16-разрядной вычислительной системе), УСК 2 на выходе Формирует...

Номер патента: 1534756

Опубликовано: 07.01.1990

Авторы: Давыдов, Коваленко

МПК: H03M 13/51

Метки: декодер, кода, линейного, систематического

...з 1 язЯ,1) 9Ц 1, (1=1,1 с) (0=3,М-та); 1 - текущее значение номера от начала отсчетасигнала (сигнал с выхода счетчика 58рассчитанного на максимальное числон Кн)5Определяется д = х,;,для которого Ц,;Ц,дО, тогда ф;, полагается равным 1 и записывается вячейку , регистра 66 узла.18Для всех 1 = ,;11 с,для которыхцз, Ф ц 1;Ока= 1 вычисляется Ь ав2 г 1, где 1 - ., ц, что6 з 1 ъ,аносуществляется при очередномсдвиге регистра 68, Значения индексов Ь в виде бинарного сигнала Ц1записываются в узле 18 в с-ю ячейку 69 в с разрядов с с параллельныхвыходов кольцевого регистра 68 сдвига, Исходное значение регистра 68 20узла 18 - "1" в старшем разряде чтоссоответствует сислу 2 -1 степени навыходе, т.е. 1000.Вычисляетсякь, - 3 Е-цв, ць;+ т 1...

Номер патента: 1536510

Опубликовано: 15.01.1990

Авторы: Капустников, Павлов

МПК: H03M 7/12

Метки: времени, двоично-десятичного, двоичный, код, кода

...кода часов в двоичный код, сумматор 4 и вычитатель 5.Преобразователи 1-3 образуют груп 20 пу разрядных преобразователей б, Преобразователи 1-3 представляют собой комбинационные схемы.Работа преобразователя определяется алгоритмом преобразования двоично-десятичногокода в двоичный;Кь Кй 60 + Кмя 60 + ровании и заема при вычитании, сумматор 4 содержит 12 разрядов, а вычитатель 5-15 разрядов.Время преобразования в такой схеме в основном определяется временемраспространения переноса в сумматореи при использовании сумматора с ускоренным переносом составляет менее1 мкс.При поступлении входного кода преобразователя 1-3 вырабатывают насвоих выходах двоичные коды секунд,минут и часов соответственно, Выходные коды преобразователей 1-3...

Номер патента: 1538255

Опубликовано: 23.01.1990

Авторы: Батюк, Жеребятьев

МПК: H03M 7/00

Метки: дополнительный, кода, последовательного, прямого

...И 6, Ътем по входу 9 поступает единичное значениемладшего разряда преобразуемого кодаи первый тактовый импульс по входу 2.На выходе элемента И 7 появляется импульс, который через элемент ИЛИ 4проходит на выход 14 как значениемладшего разряда преобразованного кода. Этот же импульс единичного значения младшего разряда преобразуемогокода, задержанный элементом 3 .задержки на время переходных процессов вэлементе И 7, проходит через элемент6 на Я-вход триггера 2. Триггер 2 переходит в единичное состояние, прикотором высокий потенциал появляемсяна прямом выходе триггера и низкий -на инверсном. Низким потенциалом синверсного выхода триггера 2 элементИ 7 закрывается по третьему входу итеперь с выхода И 7 будет всегда сниматься нуль...

Номер патента: 1540004

Опубликовано: 30.01.1990

Авторы: Волчков, Захаренко, Макаров, Сергеев

МПК: H03M 5/18

Метки: биполярного, кода, однополярный, преобразования

...на входах 1 и 2 импульса информации ед:нипы и начале паузы до следующего бита ВхОднОЙ информации ня Выходе ком паратора 4 Формируется сигнал высо- КОГО лОГическоГО уровня Оонуляющии счетчик 8,Состояние выходов компатора 5 счетчика 9 и триггера 13 не меняетсяВ момент начала паузы входной информации единицы на выходе элемента 11 устанавливается сигнал низкого5 1540004 логического уровня, При этом счет- дл чик 1 О с низким потенциалом на вхОде чи разрешения начинает считать тактовые им импульсы, По истечении в 11 емени1 чеп т, на выходе 5 счетчика 10 уста- ма навливается сигнал высокого логического уровня, поддерживающий это сос- по тояние через вход разрешения счета,Количество тактовых импульсов и,выбирается из соображений...

Номер патента: 1541583

Опубликовано: 07.02.1990

Авторы: Козлюк, Лужецкий, Тютюников

МПК: G06F 1/02

Метки: весов, генератор, кода, последовательности

...6 начальной установки, первыйи второй тактовые входы 7 и 8 и выход 9.Генерация последовательности дробных частей весов кода "золотой" пропорции основывается на следующей 25зависимости: и нечетных вебов кода "золотой" пропорции соответственно. Мультиплексор3 предназначендля попеременной выдачина выход генератора кодов из регистрови 2,Генератор работает следующим образом.В исходном состоянии в регистры 1и 2 записаны нулевые коды. На информационные входы регистров 1 и 2 подаются коды начальных условий: (и)разрядный код 1010101 на входрегистра 1 и и-разрядный код 00 01на вход регистра 2. По сигналу, поступающему с входа 6 на входы записирегистров, производится занесениекодов начальных условий в регистры1 и 2. В случае, если генерация...

Номер патента: 1541783

Опубликовано: 07.02.1990

Авторы: Исмаилов, Хаспулатов

МПК: H03M 7/18

Метки: двоичный, классах, код, кода, остаточных, системы, счисления, чисел

...счетчика 6 увеличивается на "1" причем оно Равно 1.1 р-где 1 номеРциклав Ча а вход ЭА блока 7 подается число с выхода счетчика 6, на вход ЭВ - остаток модуля Рв. После Фронта С 2 через время достаточное55 для последовательной записи в регистр 2, передачи информации через мультиплексоры 3 и 5, выборки из блока 7,. следует Фронт СЗ, по которому вычитатель 4 выполняет действиеНакапливающий сумматор8 прибавляет к числу, которое содержит число с выхода Я блока 7,Через время работы накапливающегосумматора 8 (значительно большее,чем время срабатывания вычитателя 4);цикл заканчивается,Формула. изобретения Преобразователь чисел из кода системы счисления в остаточных классахв двоичный код, содержащий регистр,вычитатель по совокупности...

Номер патента: 1543548

Опубликовано: 15.02.1990

Авторы: Коханый, Плиш

МПК: H03M 7/00

Метки: кода, позиционного, шифратор

...уровень, поступающий на вход стар" шего разряда адресных входов мультиплексоров 6 и 7. При поступлении со счетчика 3 на остальные адресные входы мультиплексоров 6 и 7 кодовой ком бинации, которая с учетом установившегося уровня адресного входа старшего разряда соответствует кодовой ком" бинации, разрешающей прохождение сигнала именно с данного информационного входа, на выходе одного из муль.типлексоров 6 и 7 появляется сигнал, запрещающий прохождение тактовых импульсов на вход счетчика 3. Появление сигнала на выходе мультиплексора 7 разрешает прохождение через коммута 50 тор 5 информации с инверсных выходов .счетчика 3 (кроме старшего разряда) и с выхода элемента 8 эквивалентности е Остановка счетчика 3 служит разрешением...

Номер патента: 1543549

Опубликовано: 15.02.1990

Автор: Зубков

МПК: H03M 7/02

Метки: двоичного, двоичный, код, кода, полный, преобразования, равновесного

...справа налево) символ 1 запускает блок 8 управления, запоминается в счетчике 7 ч и в виде двоичного кода воздействует на блок 4 памяти. На другие входы бло- ффффф ка 4 воздействует двоичный код счетчика 3, в котором запоминается в 1 одной единичный сигнал после прохождения им порогового блока 1 (на выход порогового блока 1 проходят только1543549 единичные входные сигналы), Выходной сигнал порогового блока запоминается также в элементе 2 задержкиПод воздействием управляющих кодов на выходе блока 4 формируется двоичный код величиныС, =С =С =01о фге 3 = 1 - десятичное отображениедвоичного кода счетчика 3 (например выходного сигнала порогового блока 1); х 11 - десятичное отображениедвоичного кода счетчика 7 (номер входного...

Номер патента: 1543551

Опубликовано: 15.02.1990

Авторы: Прокофьев, Рубинштейн, Сапожников

МПК: H03M 7/20

Метки: кода, самопроверяемое

...входу устройства,5 15435Изобретение относится к автоматике, а именно к средствам техническойдиагностики, и может быть использовано для проверки функционирования дискретных устройств, на выходах которыхформируется код 3 из 10,Цель изобретения - повышение достоверности контроля информации.На чертеже представлена функцио Ональная схема устройства.Устройство содержит элементы ИЛИ1-12, элементы И 13-27, элементы ИЛИ28-34 и элементы И 35"40.На чертеже также обозначены соответственно с первого по десятый входыустройства и первый и второй выходы51 и 52 устройства,Устройство работает следующим образом. 20При поступлении на входы 41-50находящегося в исправном состоянииустройства кодовых комбинаций, содержащих три сигнала .1 из десяти,выходы...

Номер патента: 1545327

Опубликовано: 23.02.1990

Автор: Зубков

МПК: H03M 7/02

Метки: веса, двоичного, кода, плоского, постоянного, формирования

...Р=9, причем выходные двоичные коды постоянного веса преобразователей 3 и 8 кода следующие; для преобразования 8 кода. - Н=6-значный двоичный код постоянного веса Р=З (значность комбинации его входного кода Н,=4); для преобразователя 3, кода 5-значный двоичный кол постоянного веса Р,=4 (значность комбинации его входного двоичного кода Н=2)р для преобразователя 3 2 кода - 5-значная комбинация двоичного хопа постоянного веса Рр=2 (значность комбинации154532733 кода проходит элемент ИЛИ 9 и записывается н регистр 14 блока 10.,памяти. При этом комбинация 10001 изэтого регистра 14 переписывае;ся врегистр 14 блока 10 з памяти. из которого, в свои очередь, кодсвал комбинация 11011 переписывается в регистр14 блока 10 памяти.Далее на выходе...

Номер патента: 1545328

Опубликовано: 23.02.1990

Авторы: Бакин, Извеков, Пряхин

МПК: H03M 7/22

Метки: динамический, кода, позиционного, шифратор

...через элемент И 8, элемент ИЛИ-НЕ 19, элементы ИЛИ 8 и 9, На время поступления сигнала "Считывание" запись в блок 5 регистров новой кодовой комбинации запрещается подачей логического нуля с выхода элемента НЕ 12 на вход элемента И 11По окончании считывания кодовой комбинации по внешнее устройство код реверсивного счетчика 13 уменьшается на единицу. В блоке 5 освобождаются ре" гистры 6 для занесения в них новой информации.Если скорость работы операторана клавиатуре 1 меньше скорости считывания внешнего устройства, то освобождаются все регистры б. В техслучаях, когда скорость работы на5клавиатуре 1 выше скорости считывания внешнего устройства, запись информации в блок 5 осуществляется вследующей последовательности:10при первом...

Номер патента: 1547014

Опубликовано: 28.02.1990

Авторы: Саперов, Трубицын

МПК: G08C 19/28, H03M 13/05

Метки: двоичного, кода, передачи

...в блоке 42 необходима на время,в течение которого происходит декоди-.рование ПДК в блоках 34 - 37 и 39.Аналогично блок 41 выдает СИ "+счет"после окончания работы блоков 34-36.При появлении импульса + счет"в счетчики, на входах которых присутствует "1", с выхода блока памяти будет добавлена единица, в противном случае в них ничего не добавляется. После этого по импульсу, "Сдвиг" состояние каждого 1-го счетчика заменяется на (1+1)-й (где,1 = 1,2,3ь).Работа блоков 19 12 1,23,25,27,29и 40 аналогична работе блоков 1,3,5,7,9,11 и 15,Устройствб позволяет распараллелить процесс суммирования значенийбазисной Функции, Для каждого сумматора справедливо (с учетом сдвигапосле каждого такта суммирования) 7014 5105 20 1, Устройство для передачи...

Номер патента: 1547068

Опубликовано: 28.02.1990

Авторы: Бородинов, Кондрашов, Никитина

МПК: H03M 1/66

Метки: кода, постоянный, преобразования, сигнал

...выхода сумматора 12 аналоговых сигналов поступает на вход фильтра 10, который выделяет постоянную составляющую аналогового сигнала, являющуюся постоянным сигналом пролорциоУ 5 нальным входному коду преобразователя кода в постоянный сигнал.Временные диаграммы, показанные на фиг. 2, .приведены для случая девятиразрядного преобразуемого кода 20 110110110, разбитого на три группы по три разряда, Первая группа содержит 110, вторая группа - 110, а с .третья группа - 110. На выходе блока 4 инверторов кода второй группы 25 имеется код 001, а на выходе блока 4 инверторов кода третьей группы - код 001. На диаграмме А приведены импульсы на выходе генератора 9 импульсов;на диаграмме Б - широтно-импульсные сигналы на выходе преобразователя 6 группы...

Номер патента: 1547070

Опубликовано: 28.02.1990

Авторы: Колодяжный, Немковский, Никонов, Соловей

МПК: H03M 1/66

Метки: вала, кода, поворота, угол

...для того, чтобы в первом квадранте в сумматоре 9 происходило сложение по абсолютной величине мгновенных значений амплитуд выходных напряжений коммутатор 3 квадрантов, на входе сумматора 9 производится вычитание входных напряжений.5 15На Фиг. 2 а, показаны зависимости действующих напряжений У и П на1 2 выходе коммутатора 3 квадрантов от угла рассогласования СКВТ, приведенного к первому квадранту; на фиг,2 а - зависимости Н суммы действующих напряжений П, и Ц от угла рассогласо/ вания СКВТ, при этом положительные значения Ц, и У соответствуют совпадению их Фаз с фазой опорного напряжения, а отрицательные - обратной фазе, Напряжение с выхода сумматора 9, демодулированное Фаэочувствительным выпрямителем 10 и сглаженное фильтром 11, по...

Номер патента: 1547076

Опубликовано: 28.02.1990

Авторы: Кузнецов, Севастов

МПК: H03M 9/00

Метки: кода, параллельного, последовательный

...слов становится равным числу слов, записанных в блок 6 при программировании. На выходе схемы 4 сравнения, сравнивающей выходные коды первого и второго счетчиков 2 н 3, появляется сигнал, устанавливающий триггер 13 в исходное состояние, соответствующее режиму программирования, т.е. преобразователь кодов устанавливается в исходное состояние. 5 1547076 чика 2 и подключая их к выходам второго счетчика 3. Так как второй счетчик 3 импульсом сброса обнуляется по выходам, то на выходы выборки адресов через блок 6 поступает нулевои код,5 соответствующий адресу нулевой ячей" ки блока 6 памяти. Таким образом, на вход регистра 10 сдвига с блока 6 подается параллельный код, соответствующий первому слову, а также "0" в нулевом...

Номер патента: 1547080

Опубликовано: 28.02.1990

Авторы: Климова, Синильников

МПК: H03M 13/09

Метки: декодирования, итеративного, кода

...7 Хеммингаего декодирование, при котором исправляются однократные ошибки. Значения декодированных символов столбца с первого выхода декодера 7 Хемминга перезаписываются в блок 3 памяти на свои старые места, а значение индикатора синдрома декодирова"ния этого столбца Б с второго выхо"3да декодера 7 Хемминга поступает напервые входы элемента ИЛИ 14 и элемента И 15, на второй вход элементаИЛИ 14 подается значение на второй вход элемента И 15 это же значение ц подается инвертированнымпри помощи инвертора 13. На выходеэлемента ИЛИ 14 формируется значение 1=Б 1, а на выходе элементаИ 15 - Р; =Б Ис 1 . Значения 1 и Р3записываются в соответствующйе ячейки регистра 11 (там записываются значения 1) и регистра 12 (там записы 3ваются значения...

Номер патента: 1548842

Опубликовано: 07.03.1990

Автор: Струков

МПК: H03K 5/13

Метки: кода, радиоимпульсного, фазоманипулированного, формирователь

...и принимает два стабильо ных состояния, отличающиеся на 180 При изменении на входе накачки pараметрона 4 фазы напряжения накачкиона 180 через каждую половину периода Т напряжения тактовой частоты фаза возбуждаемых субгармонических колебаний изменяется на 90 При этом существовавшие в предыдущую половину периода Т субгармонические колебания быстро затухают, так как для них действие напряжения накачки на нелинейном параметрическом элементе (например, варикапе) парамет-, рона 4 сводится к внесению положительного сопротивления в контур параметрона 4, а.квадратурные колебания нарастают, потому что напряжение накачки для них вносит в контур параметрона 4 отрицательное сопротивление. Режим работы параметрона 4 (напряжение или мощность накачки,...

Номер патента: 1548847

Опубликовано: 07.03.1990

Авторы: Малов, Пластун, Чамин

МПК: H03M 7/32

Метки: кода, униполярного

...при несовпадении сигналов ЯК 21 иБК 22 и логической "1" в противномслучае (фиг.2 г). Элемент ИЛИ-НЕ 4управляет режимом работы счетноготриггера 5, который работает в счетном режиме только в моменты времени,когда во входном коде идут сигналылогического "О"при этом он является делителем на две частоты тактового генератора 3. В другие моментывремени триггер 5 находится в устойчивом состоянии. Выходной сигнал вдельта-сигма коде Формируется на выходе элемента ИЛИ 7 путем логическогосуммирования импульсов с выходовтриггера 1 и элемента И б. При нулевом входном коде на выход преобразователя поступают импульсы половиннойчастоты генератора 3. При входномкоде положительного знака выходнойдельта-сигма код соответствует логи 20 30 35 40 теля,...

Номер патента: 1550546

Опубликовано: 15.03.1990

Авторы: Никонов, Осипов, Полищук

МПК: G06J 3/00, H03M 1/66

Метки: кода, преобразования, сквт, формате

...при реализации зависимостей:Ю 1) 1= г)1 (3)Ч = (И,);К т (ф 1) эгде Н; - цифровой двоичный код,появляется возможность программнойадаптации характеристик выходных напряжений устройства к реальным параметрам имитируемого СКВТ.Кроме того, при реализации зависимости(= Е(11 ), (4)где И- код угла разворота ротораСКВТ,поянляется возможность моделированиядвижения объекта управления без использования механических прецизионных поворотных устройств. Модуляцияданного кода позволяет менять угловую скорость выходных напряженийт.е. программная адаптация параметроввыходных характеристик устройствак параметрам реального СКВТ возможнапри реализации следующих зависимостей:0 1),ЦзпРмй + М,ч)зпН ++ ИПсоз(Мь + 11 зЧ)где И, - код задания...

Номер патента: 1552378

Опубликовано: 23.03.1990

Авторы: Волчков, Захаренко, Сергеев

МПК: H03M 5/12, H03M 5/18

Метки: биполярного, кода, однополярный

...во время паузы между импульсами соседних битов кода информации 4 О выявляется схемой контроля длительности паузы (счетчик 8). При этом сокращенная по сравнейию с нормированнойпауза обеспечивает отсутствие синхроимпульса на выходе синхронизации,Ф о р м у л а изобретения Преобразователь биполярного кода в однополярный, содержащий элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, элемент НЕ, общую шину, первый и второй триггеры, выход второго триггера является информационнымм выходом преобразователя, о т л и ч а ю щ и й с я тем, что, с целью повышения достоверности преоЬ- разования, в него введены дифференциальный усилитель, источник отрицательного опорного напряжения и ис 5 15523импульса информации единицы не меняются.По окончании действия на...

Номер патента: 1554143

Опубликовано: 30.03.1990

Авторы: Горбатый, Дрозд, Дубчак, Николенко, Шемпер

МПК: H03M 7/12

Метки: двоично-десятичного, двоичный, кода

...1-2, Пятое управляющее сло- результата умножения в регистры 1 иво, длительностью в двенадцать тактов, разрешает сдвиг регистров 1-2 Четвертое и пятое управляющие слои обеспечивает сложение содержимого ва обнуляют в регистре 3 очереднуюрегистра с сигналом переноса, вы тетраду двоично-десятичного числа,работанным под действием предыдущего а восьмое управляющее слово проверяуправляюЩего слова и запомненным ет наличие в регистре 3 последующихтриггером 13. Результат сложения за- тетрад отличных от нуля. При нулеписывается в регистры 1 и 2 (см. блок вом содержимом регистра 3 элемент И-НЕсхемы 6 алгоритма), Шестое и седь И-НЕ.15 не вырабатываег нулевого сиг=мое управляющие слова осуществляют нала, обеспечивающего переход устройциклический...

Номер патента: 1557679

Опубликовано: 15.04.1990

Автор: Зубков

МПК: H03M 7/02

Метки: кода, недвоичного, постоянной, преобразования, суммы

...30 1,Устройство для преобразования недвоичного кода постоянной суммы, содержащее узлы оперативной памяти, выходы каждого предыдушего узла оперативной памяти соединены с одноименними информационными входами каждого последующего узна оперативной памяти, выходы последнего узла оперативной . памяти соединены с одноименными входами элемента ИЛИ, и регистр, выход которого является выходом устройства, о т л и ч а ю щ е е с я тем, что, с целью упрощения устройства, в него введены преобразователи кода,.входы и выходы которых соответственно являются входами устройства и соединены с соответствующими управляющими вхо. дами одноименных узлов оперативной 5. 15576 двоичного унитарного кода в последовательность недвоичных (в двоичном коде)...

Номер патента: 1557681

Опубликовано: 15.04.1990

Авторы: Михайлов, Швецов

МПК: H03M 7/18

Метки: кода, модулярного

...представить число в диапазоне 0-Р , гдеиР = П Р Для данного случая, когда.1=Р,= 3, Р = 5, Р=7, имеемР=35 7=105.6У=У=71 о Выберем число 19. Тогда будем иметь потенциал "1" на входах преобразователя, соответствующих значениям остатков по соответствующим основаниям19 шой 3 = 1;.19 шой 5 = 4;19 шой 7 = 5При поступлении импульса с входа 11 триггер 6 переводится в единичное состояние и потенциал "1" с его прямого выхода открывает блоки 2,1-2.К. элементов И, Исходные остатки с входов 1.1-1.К через открытые блоки 0 1 2 0 1 2 0 2 0 1 0 1 2 3 4 0 1 2 3 4 0 0 1 2 3 5. б 0 1 2 3 0 13 4 5 6 7 8 9 10ЗО 2, 1-2,К.элементов И поступают навычитатели 3.1-3.К и через них исходные остатки записываются в регистры 4,1-4,К так как информация...

Номер патента: 1557682

Опубликовано: 15.04.1990

Авторы: Краснобаев, Финько, Швецов

МПК: H03M 7/18

Метки: классов, код, кода, остаточных, позиционного, системы

...(фиг,1) работаетследующим образом,В начале цикла преобразования навходы 1.11,п заносятся значениячисел Н Я 2.. Н и, представленныхв позиционном коде согласно выражению (1). На выходах блока 2 вычисления частичных вычетов образуютсячастичные вычеты 1 Всогласно выраЗапишем разованию, 1= аи )+ а 22 2++ а 12, (2,а2 У 2+ , + а 2 , 2,1(1 и= а,где а;(1)11 с р числа,:подлежащие преобв следующем виде. Ч),+ аи 292+, + ае 1,0;.1 и;11 весаи позиционного кода Задача преобразования состоит в нахождении, остаткаЬо= Е Н.рпроцесс получения которого представим тремя шагами.На первом шаге получаем остатки: и1 А,(, ф, где А,= 2. а 1,ЗВ1 А (Р 1, где А = - а 2 иВ= 1 А 1,у, , где А,= 7, а;,. При этоми ИО. ЕВ;ЕН,р(Й 11(и)Учитывая,. что...

Номер патента: 1557683

Опубликовано: 15.04.1990

Автор: Неженцев

МПК: H03M 7/18

Метки: классов, кода, остаточных, позиционного, преобразования, систему, числа

...числа в СОК и 3 Ореализуется на микросхемах типа155 ИР 1 и 155 ЛП 1, включенных по схеме,устройства,целения на многочлен, Дляполучения остатка от деления по заданному основанию достаточно податьчисло на регистр с обратной связью,конфигурация которой соответствуетзначению заданного основания, в результате чего через количество тактов,соответствукццее разрядности входногочисла в регистре, окажется записанным остаток от деления,Устройство работает следующим об-,разом.На входе 1 устройства устанавливается код числа, подлежащего преобразованию. Этот код поступает на входшифратора. 2, на выходе которого фортмируется двоичный код старшего значащего бита кода числа, Исходный кодпоступает также на информационныевходы мультиплексора 4. По...

Номер патента: 1557684

Опубликовано: 15.04.1990

Автор: Тарануха

МПК: H03M 7/00

Метки: двоичного, двоичный, код, кода, позиционный, преобразования, равновесного

...первого - пятого одноразрядных сумматоров второй группы, выходы суммы пятого и шестого одноразрядных сумматоров второй группы являются соответственно третьим и четвертым выходами устройства, о т л и ч а.ю - щ е е с я тем, что, с целью расширения области применения за счет 15 увеличения разрядности устройства, в него введены сумматор па модулю два, преобразователи кода первой ступени, преобразователи кода второй ступени, входы преобразователей ка О да первой ступени являются входами устройства, первые - девятые выходы первого - четвертого преобразователей кода соединены с соответствующими первыми - четвертыми вхсдами рдно именных первого - девятого преобразователей кода второй ступени, первые выходы первого - седьмого...

Номер патента: 1557685

Опубликовано: 15.04.1990

Авторы: Замчевский, Золотарев, Соляниченко, Стахов, Тарасова

МПК: H03M 13/23

Метки: кода

...выходов счетчика 7, На старшийадресный вход элемента 16 поступитсигнал с тактирующего входа (см,фиг,2). По сформированному новому ад-ресу произойдет выборка очередноговеса кода ИОО (см, табл.1), которыйпоступит на вторую группу входов блока 4. Далее процесс преобразованияповторится, как и в первом такте преобразования,Если разрядность выходной кодовойпосылки равна ш, то необходимо а/2тактов преобразования, так как накаждом такте преобразования формируется два разряда а и а . выходной1кодовой посылки, поэтому счетчик 7должен считать до а=ш/2, Тогда разрядность счетчика 7 определяется поформуле 131 о 8( )1Таким образом, по приходу последнего, тактирующего импульса ТИ с входа 11 счетчик 7 примет значение ш/2и на его выходе переполнения...

Номер патента: 1559297

Опубликовано: 23.04.1990

Автор: Кравцов

МПК: G01R 15/09, H03H 7/00

Метки: автоматической, двоичного, кода, нормализации

...выбор предела измерения прекращается, на шифраторе 6 фиксируется код номера выбранного диапазона (т,е, число сдвигов),.В исходный момент времени триггеры 7 и 8 находятся в нулевом состоянии (например, от импульса "Сброс", пришедшего на вход 10 устройства) Формирователь 5 заблокирован и с его выхода импульсы не поступают, Иммульс начальной установки (фиг.2), пришедший с входа 9 устройства, устанавливает триггер 8 в состояние "1", проходит через открытый элемент И 3 (Фиг,2 г) на вход А/8 регистра 4 сдвига, В этот момент на входах регистра 4 организуется режим параллельного занесения (в соответствии с таблицей состояния регистра 4), и информация, установленная в этот момент на информационном входе устрой" ства, записывается в регистр...

Номер патента: 1559411

Опубликовано: 23.04.1990

Автор: Музыченко

МПК: H03M 13/51

Метки: кода, равновесного

...5.Если импульс поступает на один из входов полусумматора 4.1., 7.1, 15, это вызывает импульс на его выходе суммы, поступающий на первый суммирующий вход реверсивных накопителей 5.1, 8,1 и,счетного блока 13 соответственно, к содержимому которых при этом прибавляется единица. Если импульсы поступают на оба Входа полусумматора.4,1, 7.1, 15, это вызывает импульс на его выходе переноса, постугающий на второй суммирующий вход накопителя 5., 8.1 и счетного блока 13 соответственно, к содержимому которых при этом прибавляется число два.Если за время работы многоканального преобразователя 2 в некоторый момент времени на входы полусумматора 15 с момента начала цикла поступает К+1 или К+2 импульсов, на втором выходе счетного блока 13 появляется...