Преобразователь параллельного кода в последовательный

10 5 20 25 30 35 40 45 50 55 Изобретение относится к вычислительной технике и может быть использовано в системах передачи и обработки цифровых данных.Цель изобретения - упрощение иповышение быстродействия.На чертеже приведена функциональная схема устройства,Преобразователь параллельногокода в последовательный содержитгенератор 1 импульсов, группу из(и)-го элемента ИЛИ 2, регистр 3,содержащий и разрядов, элемент 4 за"держки, группу из и элементов И 5,элемент ИЛИ 6, информационные входы7, управляющий выход 8 и информационный выход 9,Преобразователь работает следующим образом.В исходный момент времени регистр3 находится в нулевом состоянии и навыходе элемента 4 задержки присутствует нулевой потенциал, разрешающий запись преобразуемого кода с информационных входов 7 через группуэлементов ИЛИ 2 в регистр 3, Разрядыпреобразуемого кода и разряды регистра 3 совмещаются по первому (младшему) разряду, Момент завершения записи в регистр 3 определяется наличиемвысокого потенциала на выходе элемента 4 задержки, величина задержки которого определяется временем распространения сигнала с входа (и)-гоэлемента ИЛИ 2 группы на выход первого элемента ИЛИ 2 группы,Высокий уровень сигнала с выхода элемента 4 подается на управляющий вход (вход блокировки записи) регистра 3, на управляющий вход 8 и вход запуска генератора 2 импульсов. На информационном выходе 9 присутствует уровень сигнала, соответствующий значению лидирующаго быта преобразуемого кода, Положительный период напряжения па управляющем выходе 8 характеризует начало преобразования, а отрицательный - конец, Генератор 1 импульсов, воздействуя на вход сдвига регистра 3, производит в нем серию последовательных одноразрядных (до полного обнуления регистра 3) сдвигов, в результате которых на информационном выходе 9 последовательно появляются уровни потенциалов, соответствующие значениям следующих эа старшим битомпреобразуемого кода, После последнего сдвига регистр1 3 обнуляется и отрицательный перепаднапряжения на выходе элемента 4 задержки обозначит конец преобразования и остановит генератор 1 импульсов. В итоге преобразователь окажется в состоянии готовности к обработке следующего кода без предварительной подготовки,Данный преобразователь не требует предварительного знания формата преобразуемого кода, что позволяет проводить преобразование к-разрядного кода за к тактов без предварительного определения места лидирующей единицы в коде. Формула изобретения Преобразователь параллельного кода в последовательный, содержащий генератор импульсов, элемент задержки, элемент ИЛИ, группу из и элементов И, где п - разрядность входного кода и регистр, прямые выходы разрядов которого подключены к первым входам соответствующих элементов Игруппы, выходы которых соединены свходами элемента ИЛИ, выход которогоявляется информационным выходом устройства, о т л и ч а ю щ и й с ятем, что, с целью упрощения и повышения быстродействия, в него введе"на группа из пэлементов ИЛИ, первые входы которых объединены с вторыми входами соответствующих элементов И группы и являются соответствующими информационными входами устройства, выход 1-го элемента ИЛИ группы подключен к информационному входусоответствующего разряда регистра ик второму входу (1-1)-го элементаИЛИ группы, информационный вход и-горазряда регистра объединен с вторымивходами (и)-го элемента ИЛИ группы и и-го элемента И группы и является и-м информационным входом устройства, инверсный выход 1-го разряда регистра, кроме первого, подключен к третьему входу (-1)-гоэлемента И группы, прямой выход первого разряда регистра соединен свходом элемента задержки, выход которого подключен к управляющемувходу регистра и входу запуска генератора импульсов и является управляющим выходом устройства, выход генератора импульсов соединен с входомсдвига регистра,1274159 оставитель О. Ревинскийехред И.Попович ектор В. Бутяга Редакто лободяни писное роизводственно-полиграфическое предприятие, г. Ужгород, ул. тная,акаэ 6490/58 Тираж 816 ВНИИПИ Государственного комит по делам изобретений и от 113035, Москва, Ж, Раушская