Преобразователь параллельного кода в последовательный

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИН 5 ц Н 0 ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИИ ЗОБРЕТЕН1 и К АВТОР УСЕ(57) Иэобретение относится кматике и вычислительной техниможет быть испольэовано при атизированном программируемом массива одно из лельно юл, У 42 В.В.Кузнецов оде. Цлассаости п СССР грамми тоящег 983.СР79,ЬНОГО числу ра Цель до лу слов так и п формато по чи рядов ию в уствого и вт игае ойст амяти, п импульс о утатора о блока четчико схем авт ода адре а И-НЕ с авнения, ком то с ил. мене ОПИСАНИЕ И ЯО 1 270897 ми данных между устройствами, которых работает в парала другое - в последовательном ель изобретения - расширение ешаемых задач за счет возможеобразования наперед запрованного массива данных, сосиз ш слов с переменным как ся благодаря вве риггера режима, элемен оответствующими связямНа чертеже представлена функциональная схема преобразователя.Схема содержит генератор 1 импульсов, первый 2 и второй 3 счетчики импульсов, схему 4 сравнения,коммутатор 5 кода адреса, блок 6 памяти, элемент И-НЕ 7, регистр 8 сдвига, дешифратор 9 нуля, триггер 10режима, входы 11 - 14, выход 15 преобразователя,Прецлагаемый преобразовател:ь кодаобеспечивает обработку массива,цанных, состоящего из числа от 1 до ш,каждое из которых содержит от 1 дои двоичных разрядов. Максимальноечисло, устанавливаемое на выходесчетчиков 2 и 3, составляет ш,Преобразователь кода имеет два режима работы:первый режим - программирование,т.е. запись в блок памяти 6 массиваданных",второй режим - автономный режимпреобразования параллельного кодав последовательный.Переключение режимов производитсятриггером 10 режима работы,Регистр 8 сдвига в зависимостиот уровня сигнала, подаваемого наего вход выбора режима, работает вдвух режи 4 ах:при уровне логической "1" - запись,при уровне логического "0" -сдвиг.Преобразователь работает следующим образом.Перед программированием на вход14 сброса преобразователя подаетсясигнал сброса на первый счетчик 2и триггер 10 режима работы, заставляя последний переключиться на режимпрограмма рования, при котором сигналс его единичного выхода, подаваемыйна первый управляющий вход коммута 20303540 Изобретение относится к автоматике и вычислительной технике и может быть использовано при автоматизироФванном программируемом обмене масси" вами данных между устройствами, одно 5 из которых работает в параллельном, а другое - в последовательном коде.Цель изобретения - расширение класса решаемых задач за счет возможности преобразования наперед запро 1 О граммированного массива данных, состоящего из ш слов с переменным как по числу слов, так и по числу разрядов в слове, форматом.15 тора 5, заставляет последний подключить выходы первого счетчика 2 ковходам выборки адресов блока 6 памяти, а сигнал с нулевого выхода триггера 10 режима работы, подаваемыйна второй управляющий вход коммутатора 5, отключает выходы второгосчетчика 3 от входов выборки адресов блока 6. Программирование заключается в том, что на входы преобразователя кода подается и-разрядноеслово в параллельном коде, котороепри подаче на вход 13 записи блока 6сигнала записи записывается в ячейкублока 6 снулевым адресом, В нулевой разряд блока 6 записывается логический "0", При подаче в процессепрограммирования на вход первогосчетчика 2 импульса последний увеличивает свой выходной код на единицу,который через коммутатор 5 подаетсяна входы выборки адресов блока 6,Таким образом, блок 6 подготавливается для записи второго слова в ячейку с адресом, равным единице. Записьвторого слова в блок 6 производитсяописанным выше методом, причем в нулевой разряд блока 6 снова записывается логический "О", Таким образом,массив данных в параллельном коде,состоящий из заданного числа слов,записывается в ячейки блока 6, причемв нулевые разряды последнего. всегдазаписывается логический "0", независимо от кодовой комбинации, составляющей информационное слово, После записи в блок 6 последнего слова массива данных на вход первого счетчика 2 подается импул.ьс, и преобразователь кода оказывается готовым к преобразованию записанного массива данных. Для запуска режима преобразования на вход 12 запуска преобразователя подается отрицательный импульс наО второй вход элемента 7 И-НЕ, на сброс второго счетчика 3 и на вход установки единицы триггера 10 режима работы, логические сигналы на выходах которого, подаваемые на управляющие входы коммутатора 5 изменяются на противоположные, отключая входы выборки адресов блока 6 от выходов первого счетчика 2 и подключая их к выходам второго счетчика 3. Поскольку второй счетчик 3 импульсом сброса обнуляется по выходам, на входы выборки адресов через блок 6 поступает1270 3нулевой код, соответствующий адресу нулевой ячейки блока памяти 6. Таким образом, на вход регистра 8 сдвига с блока 6 будет подаваться параллельный код, соответствующий первому слову, а также логический нО" в нулевом разряде. Поступивший на второй вход элемента 7 И-НЕ пусковой импульс на время его действия переведет регистр 8 сдвига в режим записи, и на выходе последнего появится параллельный код, соответствующий первому слову, а также логический 0" в нулевом разряде, старший разряд и слова будет присутствовать на выходе 15 15 преобразователя кода. Снимаемый с нулевого разряда регистра 8 сдвига логический нОнезависимо от кода слова поддерживает на выходе дешифратора 9 нуля сигнал логической "1", который, будучи поданным на первый вход элемента 7 И-НЕ, совместно с восстановившейся после пускового импульса логической "1" на втором его входе, устанавливает на его выходе, а, следовательно, на входе выбора режима регистра 8 сдвига сигнал логического 0", переводящий регистр 8 сдвига в режим сдвигаПоступающие с генератора 1 импульсы продвигают записанную в регистре сдвига информа цию к выходу 15 преобразователя кода, осуществляя, таким образом, преобразование параллельного кода в последовательный, снимающийся с выхода 15 преобразователя кода. Пос 35 ле каждого такого. импульса записанный в нулевом разряде регистра 8 сдвига сигнал логического 0" при этом также перемещается к выходу 15,40 поддерживая на выходе дешифратора 9 нуля сигнал логической "1", При этом разряды регистра 8 сдвига заполняются логической "1", После пре - образования первого (последнего по счету) разряда слова на всех вхоЯ дах дешифратора 9 нуля оказываются сигналы логической "1", а на выходе - сигнал логического "0". Перепад с уровня логической "1" на уровень логический "0", подающийся на вход второго счетчика 3, заставляет его увеличить номер ячейки блока 6 на 1, т,е. выставить на выходах блока 6 параллельный код, соответствующий второму слову, при этом в нулевом разряде сохраняется сигнал логического "0", Появившийся на выходе дешифратора 9 нуля перепад, пройдя че 897рез элемент 7 И-НЕ, переводит регистр 8 сдвига в режим записи. На выходах регистра 8 сдвига появляетсявторое слово, а сигнал 0 в нулевомразряде обеспечивает на выходе дешифратора 9 нуля появление перепада суровня логического нО" на уровеньлогической "1", На обоих входах элемента 7 И-НЕ оказываются уровни логической "1", а на выходе - уровеньлогического "0", переводящий регистр8 сдвига в режим сдвига. Начинаетсяпреобразование второго слова, и описанный процесс повторяется. Послеокончания преобразования последнегослова выходной код второго счетчика3 оказывается одинаковым с выходнымкодом первого счетчика 2, т.е. числопреобразованных слов становится равным числу слов, записанных в блок6 при программировании. На выходесхемы 4 сравнения, сравнивающей выходные коды первого и второго счетчиков, появляется сигнал, устанавливающий триггер 10 режима работы в исходное состояние, соответствующеережиму программирования, т,е. преоб-,разователь кода устанавливается висходное состояние. Перед программированием следующего массива данныхнет необходимости в подаче сигналасброса на вход 14 сброса. Если требуется повторно преобразовать какой-либо массив данных, то на вход12 пуска преобразователя необходимоподать только пусковой им -пульс,Формула изобретения Пр еобраз ова тель параллельного кода в последовательный, содержащий регистр сдвига, дешифратор нуля, входы которого соединены с выходами разрядов, за исключением старшего, регистра сдвига, генератор импульсов, выход которого соединен со входом сдвига регистра сдвига, выход старшего разряда которого является информационным выходом преобразователя, о т л и ч а ю щ и й с я тем, что, с целью расширения класса решаемых задач за счет возможности преобразования наперед запрограммированного массива данных, состоящего из ш слов с переменным как по числу слов, так и по числу разрядов в слове, форматом, введены блок памяти, первый и1270897 Еоставител 5 Н. елобанова .ехред Б.Попович Корректор С.йекма Редактор А.ДОЗ Тираж 81 б Государственного елам изобретений .Москва, Н(-35, Ра 254 ПодписиР комитета С и открытий ушская наб НИИ и 130д, 4/ изводственно-полиграфичвсксе предприятие, г,ужгород, ул,Проект втор Ой счетчики импульсов р схемасравнения, коммутатор кода. адреса,триггер режима, элемент И-НЕ, причем информационные входы преобразователя подключены к информационнымвходам блока памяти, адресные входыкоторого соединены с выходами коммутатора кода адреса, первый и второйуправляющие входы которого подключены соответственно к единичному инулевому выходам триггера режима,вход установки нуля которого соединен с выходом схемы сравнения, первая и вторая группы входов которойи одноименные группы информационныхвходов коммутатора кода адреса соединены с выходами соответственнопервого и второго счетчиков импульсов, счетный вход последнего из которых и первый вход элемента И-НЕ подключены к выходу дешифратора нуля, выходы блока памяти соединены с раэрядньми входами регистра сдвигавход выбора режима которого соединенс выходом элемента И-НЕ, второй входкоторого, вход установки единицытриггера режима и вход сброса второго счетчика импульсов подключены квходу запуска преобразователя, входсброса которого соединен с входамисброса триггера режима и первогосчетчика импульсов, счетный вход 15 которого подключен к входу тактовыхимпульсов преобразователя, входзаписи которого соединен с входомзаписи блока памяти.