Хлевной

Номер патента: 1654835

Опубликовано: 07.06.1991

Авторы: Кувшинов, Литвиненко, Сагдеев, Фомин, Хлевной

МПК: G06F 15/353

Метки: вычисления, свертки

...в конвейерном режиме, что демонстрируется на временных диаграммах (фиг. 3), т.е. в момент поступления кода входного отсчете (Х,Р не входы соответствующих вычитателей 14. 1 (х=1, и), кодвторого отсчета Х подается на вход6 и далее весь процесс выполняетсяаналогично изложенному (по входу 7подается адрес коэффициента В, в сумматоре происходит сложениер, с:р, и т.д.). Процесс выполнения свертки реализуетсядо тех пор, пока И-м тактовым импульсам ТИ 1 не запишется результат вычисления свертки /У.з р, =,Я С,Р;452, Устройство по п. 1, о т л и ч а,ю щ е е с я тем, что арифметическийблок содержит два регистра, сумматор,умножитель, вычитатель и коммутатор,выход которого подключен к первомувходу вычитателя, выход которого подключен к первому...

Номер патента: 1495800

Опубликовано: 23.07.1989

Авторы: Амербаев, Нугманов, Фомин, Хлевной

МПК: G06F 11/08, H03M 13/51

Метки: информации, коде, параллельном

...состоянии (в момент времени Т 0) сумматор 4 обнулен, триггер 18 по первому установочному входу 13 устройства установлен в нулевое состояниеПосле установки. устройства в исходное состояние на информационном входе 7 устройства появляется код символа а(х,), который появляется на выходе коммутатора 1. На группах 11 и 12 разрядов входа задания номера констант устройства установлены адреса х, и 0 . Таким образом, на выходе блока 5 хранения констант присутствует код х 0, а на выходе блока 3 умножения имеем значение а(х )х. В момент времени С содержимое регистров группы 2 сдвигается на одну позицию вправо и соответственно в крайнем левом регистре группы 2 будет записан код символа а(х), а.к нулевому содержимому сумматора 4 прибавляется...

Номер патента: 1481898

Опубликовано: 23.05.1989

Авторы: Болтков, Рыбачук, Хлевной

МПК: H03M 7/18

Метки: код, кода, модулярного, позиционный, чисел

...две единицы, соответствующие одновременно обнуленным блокам 1 и 2, то на выходах дешифратора все нули.Коммутатор 7 выполнен любым известным способом, вариант соответствия управляющего кода и коммутируемых входов представлен в табл.3, так как выходы шифратора являются управляющими входами коммутатора.Сумматор 8 накапливающего типа тактируемый,В преобразователе (фиг.1) реализуется следующий алгоритм работы.30 держащий перный блок контроля Обнуления, позиционный сумматор, первый блок модульных накапливающих сумматоров и мультиплексор, пРичем информационный вход преобразователя соединен с входом первого слагаемого первого блока модульных накапливающих сумматоров, выход которого соединен с входом первого блока контроля обну ления, выход...

Номер патента: 1441397

Опубликовано: 30.11.1988

Авторы: Болтков, Литвиненко, Фомин, Хлевной

МПК: G06F 7/72

Метки: арифметическое

...сложения только тем, что на вход 15 перед подачей операндов А и В на входы 8 и 9 соответственно подается уровень логического нуля, вследствие которого сумматор-вычитатель. 5 выполняет операцию вычитания.Режим умножения.При выполнении этой операции на входы 14, 15 и 12 подается высокий логический уровень, на вход 13 - низкий логический уровень, а на вход 16- код, по которому на выходе мультиплексора 18 формируется код числа О. Таким образом, на выходе мультиплексора 1 появляется код числа А, присутствующего на входе 8, на выходе блока 3 коммутации - О, на выходе мультиплексора 2 - код числа В, присутствующего на входе 9. На выходе сумматора-вычитателя 5 по окончании переходных процессов появляется код числа А, а по окончании переходных...

Номер патента: 1417192

Опубликовано: 15.08.1988

Авторы: Акулинчев, Хлевной

МПК: H03M 7/18

Метки: вычисления, двоичного, модулю, остатка, числа

...коммутатора 9, Содержимое регистров 6 и 7 произвольно.На первом такте число А, определяемое ш старшими разрядами преобразуемого числа Х, преобразуются блоком 2 в остаток В по модулю Р.Аналогично на выходе блока 3 получается остаток В 1, от числа А, по модулю Р. Значение числа В через коммутатор 8 поступает на вход блока 4 где оно умножается на константу Р по модулю Р и складывается с Вб, в сумматоре 5.Таким образом, по окончании переходных процессов на выходе сумматора 5 имеем Результат суммирования записывается в момент поступления импульса по входу 11,4 в регистр 6.На втором такте преобразования в момент поступления импульса по входу 11.4 в регистр 6.На втором такте преобразования в момент поступления импульса по входу 11,1 содержимое...

Номер патента: 1411980

Опубликовано: 23.07.1988

Авторы: Акулинчев, Фомин, Хлевной, Швецов

МПК: H03M 13/05, H03M 7/18

Метки: декодирования, кода, модулярного

...в буферномнакопителе 1 остатки, в блоке 3 будутзаписаны выбранные значения всех иостатков ;, а в блоке 4 - их коэффициенты К;, з. = 1, и. Блок 5 сортировки сравнивает между собой все коэффициенты К;,. х1, и, выбирает из них максимальные К,6 . и формирует сигнал логической единицы на выходах 37.1, г е Т. Преобразователь 6 в соответствии с этим кодом выбирает из преобразователя 3остатки К;, г 6 1. и преобразует ихв число А, значение которого появляется на выходах 9.Мажоритарный блок 2, представленный на фиг, 2, работает следующим об"разом,Счетчик 15 находится в исходномсостоянии. Импульс Пуск на входе23 через элемент ИЛИ 18 поступает через время задержки элемента 21 навход записи регистра 10. Под действием этого импульса в регистр 10...

Номер патента: 1403067

Опубликовано: 15.06.1988

Авторы: Литвиненко, Сагдеев, Фомин, Хлевной

МПК: G06F 11/08

Метки: интерполяционного, кода

...по входу 23 содержимое сумматора 2 становится равным 1., = а, - а",)К моменту появления следующего импульсана входе 22 на входе сумматора 3 сформируется значение- аА, вследствие чего содержимое сумматора 3 становится равнымЬ=аш - айА Так как импульс по входу 23 5в этом такте не поступает, то содержимоесумматора 2 остается неизменным.Через время, большее чем переходныепроцессы в сумматоре 3, на входе 24 появляется импульс, под воздействием которогосодержимое регистров 13 и 14 становитсяравным .1 и .2 соответственно.В зависимости от значений . и Ь возможны четыре ситуации:а) 1.=Ь=О - ошибки не произошло,в этом случае на выходе мультиплексора 9 5значение равно нулю;б) 7.0, Ь=О - ошибка произошлав а ь на выходе мультиплексора 9...

Номер патента: 1398103

Опубликовано: 23.05.1988

Авторы: Акулинчев, Хлевной

МПК: H03M 7/18

Метки: код, кода, модулярный, позиционного, числа

...чис.-.ла А по модулю Р в блоке 1.1, поокончании которого на входе 11.1 появляется импульс и блок 3 Формируетна выходе 10.1.значение кода, которому соответствует код основания Р 2,.на выходе блока 2.1. В то же время навыходе 9.1 появляется импульс, который разрешает преобразование числа1 Апо модулю Р в блоке 1,2,и.2по окончании которого на выходе блока2.2 появляется код следующего основаеия Р 22 второй ступени. Аналогичнымобразом число преобразовывается востальных ступенях,По окончании преобразования в последнем блоке 1,п на выходе 7 Сформирован импульс, который разрешаетсчитывание результата преобразования/е А/Р // на выход б,Рил Ри.2Ь.ина выходе 10.п сформирован код Ра блок 1.п начинает преобразование//А/ / / по модуКз. 1 и,2...

Номер патента: 1396283

Опубликовано: 15.05.1988

Авторы: Акулинчев, Хлевной

МПК: H03M 7/18

Метки: двухступенчатом, коде, модулярном, обнаружения, ошибок

...по модулю 9В блоке б вычисления квазиранга числа умножители 24.3 и накапливающие сумматоры 25. выполнены по модулю 1)Устройство (фиг.1) работает следующим образом.В исходном состоянии все сумматоры обнулены, узел 26 преобразования модулярного кода в позиционный готов к преобразованию, на входах 1 и 2 устройства - "1".Работа устройства начинается в момент появления на входе 11 кода первого остатка Ы(, величина которого сравнивается схемой 7 со значением кода основания р установленного на выходе блока 4 памяти, и, если первое значение превьппает второе, на выходе схемы 7 формируется сигнал "1", который проходит через элемент ИЛИ 10 на выход 13 устройства, что означает наличие ошибки в анализируемом остатке, Далее на вход 11 подается...

Номер патента: 1363484

Опубликовано: 30.12.1987

Автор: Хлевной

МПК: H03M 13/03, H03M 7/18

Метки: избыточном, коде, модулярном, ошибок

...регистра14 записываются коды чисел Р, Х и0 соответственно, в ячейки 36,1, 36.2и 36,3 регистра 36 блока 28 - значения О, ) и 0 соответственно, а в ячейки 36,1, 36.2 и 36.3 регистра Зб блока 29 значения 1, 0 и 0 соответственно, При этом снимается блокировкас блоков 23 и 31,Делитель 16 вычисляет отношениеРбеэ восстановления остатка, т.е,ХРвеличину в ", , которая блоком 17 ум 1ножается на Х и полученная, величинавычитается из Р вычитателем 15. Таким образом с выходов 20 блока 2 разрядная цифра а, цепной дроби а,а, поступает на входы 33 блока.При этом блок 28 вычисляет знаменатель Ц,=аподходящей дроби, а блок29 ее числитель Р =1. В этот моментвремени на выходах блоков 28 и 29получим значения а, и 1 соответственно.На выходах блока 3...

Номер патента: 1325460

Опубликовано: 23.07.1987

Авторы: Литвиненко, Сагдеев, Фомин, Хлевной

МПК: G06F 7/04

Метки: классов, остаточных, системе, сравнения, чисел

...фиксации равенства, выход 1-го блока фиксации равенства, где 1= 2,3(п - 2) соединен с 1-м входом первого элемента ИЛИ, группа выходов (и - 1) -го шифратора второй группы соединена с входами третьего элемента ИЛИ, выходы первого, второго и третьего элементов ИЛИ соединены соответственно с первым, вторым и третьим информационными входами блока анализа, вход задания порядка сравнения операндов устройства соединен с управляющими входами всех коммутаторов, вход начальной установки устройства соединен с входом начальной установки блока анализа, первый и второй входы синхронизации устройства соединены соответственно с первым и вторым входами синхронизации блока анализа, выходы Равно, Меньше, Больше, Несравнимо которых являются соответственно...

Номер патента: 1324116

Опубликовано: 15.07.1987

Автор: Хлевной

МПК: H03M 7/18

Метки: вычисления, кода, непозиционного, позиционной, характеристики

...10 подаются коды остатЗО ков х хх, числа Х.Коммутаторы 1 служат для переклю"чения одной из двух групп своих входов разрядностью1 оц , где Р -наибольшее по величине основание (вобщем случае таким основанием можетбыть любое основание). Если на входе12 присутствует уровень логическогонуля, то на выходах коммутаторов 1присутствуют коды, соответствующие40 кодам остатков на входах 1 О, а еслина входе 12 присутствует уровеньлогической единицы, то значения кодов на выходах коммутаторов 1 соответствуют кодам на выходе мультиплек"сора 9 и на выходах 16 соответственно.Блок 2 преобразования по модулюможет представлять собой комбинационное устройство, которое преобразу 5 О, ет значение кода на входе в код остатка по модулю ;, например у, =5,тогда...

Номер патента: 1307588

Опубликовано: 30.04.1987

Авторы: Брыгин, Финько, Хлевной

МПК: H03M 1/12

Метки: аналого-цифровой

...счетчика 12 на единицу,т.е. содержимое счетчика становитсяравным 1,1,1,Вторая упругая волна, излученнаявторым входным преобразователем 4,распространяется в звукопроводе 6 внаправлении первого входного преоб-разователя 3. При этом одна из упругих волн, излученная первым входнымпреобразователем, распространяется взвукопроводе б в направлении второговходного преобразователя. Через промежуток времени, определяемый расстоянием между преобразователями 3 и 4и скоростью распространения волны взвукопроводе б, взаимодействуютвстречные упругие волны, излученныеэтими преобразователями.Необходимо отметить, что общаяэнергия упругой вслны, излученнойпреобразователем 3, равна энергиина его вход выборки сигнала П= П, ..маса энергия...

Номер патента: 1305870

Опубликовано: 23.04.1987

Авторы: Акулинчев, Хлевной, Швецов

МПК: H03M 7/18

Метки: код, модулярный, позиционной, преобразования, системы, счисления, чисел

...счисления в системуостаточных классов по произвольномумодулю. Элемент 19 задержки имеетвремя задержки 5 Т- среднеевремя переходных кроцессов в каждомотдельном функциональном элементеустройства , для 1 прощения понимания принципа работы устройства предполагают у всех элементов одинаковое . Счетчики 20 и 21 считают отединицы до ш+1 и и соответственно.Узлы 22 и 23 памяти содержат соответственно коды младших 10, Р - Ри старших (Р - Р ) модулей в порядке возрастания,Используется следующий принципработы,Преобразуемое число А, взятое изодиапазона К " П Р преобразуется1:1по модулю Р = 1,п, называемому старшим модулем, и после получения+каждого остатка 1 А 1 Р, он, в свою очередь, преобразуется по модулям РЭ1,н , которые называются младшими...

Номер патента: 1295528

Опубликовано: 07.03.1987

Авторы: Козленко, Корнеев, Лебедев, Хлевной, Червяков

МПК: H03M 13/05, H03M 7/18

Метки: коде, модулярном, обнаружения, ошибок

...для обнаружения ошибокв модулярном коде работает следующимобразом, 5В исходном состоянии в регистр 1занесены остатки х х , .., х.В регистр 2 занесены остатки хкх , , х , На выходах преобразователя 5 кода сформированы значения Окодов 1 х,р,1хк 1 тЗксоответственно.На вход 16 поступают тактовые импульсы, триггер 19 установлен в нулевое состояние, и, соответственно, на 15выходах распределителя 21 нет импульсов.Импульс ".Пуск, поступивший навход 15, устанавливает счетчик б висходное нулевое состояние и, пройдя через блок 7 управления на выход28, записывает в сумматоры 4 с первогопо ш-й значение кодов хк, р,1Фх й , соответственно, а.кв .ъ 1 ктакже устанавливает в исходное состояние распределитель 21 импульсов исчетчик 22. Через время,...

Номер патента: 1283948

Опубликовано: 15.01.1987

Авторы: Сагдеев, Хлевной, Червяков

МПК: H03H 7/18

Метки: кода, непозиционного, позиционных, характеристик

...регистр 1,обнулит сумматоры 5,и 6, счетчик 24,установит в исходное состояние распределитель импульсов 23 и триггеры21 и 22. Первый вход коммутатора 4,скоммут 1 ро 1 зан на его выход за счетподачи поенц 1 гала логической "1" свыхода триг ера 22 ца управляющийвход, В разул. тате чего на первьевходы блоков 2 и 3 хранечия константс вьхода сет 1 ка 24 ПОС 1 у 11 а"т коднуля, а с выхода сдвигового регистра 1 - код младшего остатка М,Через время, равное длительностипереходных процессов, на выходах блоков 2 и 3 хранения констант появляются коды велчины / Л, а 1исоответственно, поступаюЪ 11 Ц,;)щие на входы с ум атор ов 5 и 6 ,0 приходом импульса "Пуск " псвходу 1 3 пуска устройства н а выходетриг гер а 2 0 пс явится потенциал логической...

Номер патента: 1282134

Опубликовано: 07.01.1987

Авторы: Бокк, Сагдеев, Фомин, Хлевной

МПК: G06F 11/08

Метки: кода, модулярного, оснований, расширения, системы

...случае К =Кх эСумматоры 63 и 153 работают по модулям р сумматоры 1 Ы - по модулям Я.Умножители 51, 13, 161 выполняют соответственно операции Кэ с /р..э 1 /К э Ы . //К ы /, умножители 111, 123 - соответственно операции тели 181 - ойерации 81 Кх фи+ ,+;Устройство для расширения системы оснований модулярного кода работает следующим образом.Коды остатков исходного представления числа Х = (о с(Ы), поуу входам 1.1-1,п поступают на входы умножителей 5. 1-5,п, 13, 1-13.п, 16,1-16.пи на входы умножителей 11,1-11,щ, 12.1-12.ш. На выходе умножителей 5,х, 13.3., 16. по окончании переходных процессов появляются коды величинединицы, который запрещает прохождение кода К= О через коммутатор 9 и вызывает появление на его выходе кода ядра числа,...

Номер патента: 1278852

Опубликовано: 23.12.1986

Автор: Хлевной

МПК: G06F 11/08

Метки: интерполяционного, исправления, кода, одиночных, ошибок

...блоки 3 перемножения, группу сумматоров 4, первый 5 и второй б вычитатели, демультиплексор 7, 0 0 первый 8 и второй 9 коммутаторы, блок 10 постоянной памяти, входы 110 1 0 1 и выходы 12.Сумматоры 1, 2 и 4 и нычитатели 0 2 0 1 0 5 и 6 выполняют свои операции по моК дулю я, в общем случае я2, К = 1 0 1 0 1,2, Блоки 3 служат для умно -25 жения соответствующего информацион 0 ного символа ана величину 1,1 С 2,К по модулю Р Блоки 1-4 могут быть 0 2 выполнены на программируемых постоянных запоминающих устройствах (ППЗУ),ЗОЕсли на входах управления коммутаторов 8 и 9 присутствует потенциал логической "1", то значение кода на выходах коммутаторов 8 и 9 сост 2 0 О 1 нетствует значению кода на выходе ЗЮ .соответствующего нычитателя 5 и б в...

Номер патента: 1275779

Опубликовано: 07.12.1986

Авторы: Иванов, Сагдеев, Хлевной

МПК: H03M 7/18

Метки: кода, непозиционного, позиционной, характеристики

...сумматоры 7 и и 8 обнулены, а на входы 1 поступает остаточное представление числа Х. При подаче тактового импульса по входу 14.1 первые два остатка поступают на блоки 2.1 и 2.2 шифрации, в которых происходит преобразование кодов ос,ьлР(х):(Х,)тХР,р- оставшиеся основани)1для диапазона Рпх) - остатки от деленияр , (Х,) и р (Х;), где ь ( 2, и йолучаеиьй редультет черея блоки Э-б элементов ИЛИ поступает на соответствующие входы сумматоров 7 и 8, работающих по модулюи Р соответственно. При поступлении импуль. са по входу 14. 1 Я +1) происходит прибавление кодов на выходах блоков элементов ИЛИ к содержимому сумматоров 7 и 8.При подаче тактовых импульсов по входам 14,2-14 ф - 1) происходитайалогичное преобразование кодов о татков со...

Номер патента: 1264319

Опубликовано: 15.10.1986

Авторы: Акулинчев, Хлевной

МПК: H03K 5/153

Метки: выделения, моментов, сигнала, экстремумов

...срабатываемому компаратору 2, появляется импульс длительностью, равной времени задержки соответствующего 30 элемента 3 задержки. Таким образом, импульсы на выходах элементов И 6 появляются только при изменении сигнала на прямых выходах соответствующих компараторов 2 от логического нуля к логической единице. При обратном процессе, т.е. при уменьшении исследуемого сигнала, импульсы на выходах элементов И 6 не появляются. Таким образом на выходе элемента ИЛИ 4 О 7 формируется последовательность импульсов, показывающая, что исследуемый сигнал увеличивается, при этом если исследуемый сигнал увеличивается от своего минимального значения 45 до максимального за время, равное времени задержки одним элементом 3 задержки, то на выходе...

Номер патента: 1259487

Опубликовано: 23.09.1986

Авторы: Финько, Хлевной

МПК: H03M 1/28

Метки: классов, код, остаточных, перемещения, системы

...от величины М; . 10Если (21+1) 1 у; - г, где К - кратность ошибки +1), то эта ошибка однозначно отображает о; в диапазоне (3; а ог;, т.е. может быть исправлена выполнением Ы; + 1 ,Таким образом, процедура вычисления М, совмещается с процедурой обнаружения и исправления ошибок.Цифровой код, считываемый элементами 2, соответствующий остатку К по наибольшему основанию , поступает на входы коммутатора 4, значение на выходе считывающего элемента 2 младшего разряда определяет какая группа входов считывающих элементов 2 "запаздывающих " или "опережающих" подключается к выходной шине 9. Тем самым устраняется неоднозначность считывания.Аналогичная операция происходит во всех оставшихся каналах. Значения ас и/Гс -уД р,/ поступают на входы...

Номер патента: 1256013

Опубликовано: 07.09.1986

Авторы: Сагдеев, Хлевной

МПК: G06F 7/04

Метки: коде, модулярном, сравнения, чисел

...подключен к адресному входу блока 2 хранения констант. Адресный вход Выход12560 30 Формула изобретения55Устройство для сравнения чиселв модулярном коде, содержащее двавходных регистра, первый и второй 512 на единицу, что приводит к выбору в блоке 2 хранения констант второго ядра К . Таким образом, на выходе блоков умножения по модулю 3.1 и Э.2 появятся коды величин /К а/РФ 6 и /Кз 9/Рсоответственно, Второй ТЙ увеличивает содержимое сумматоров по модулю 4,1 и 4.2 на величины /Кь 4 /Р и /Р 9 /РДалее работо устройства аналогич О на описанной. На (и) такте в сумматорах по модулю 4.1 и 4.2 будут + находиться коды величин /: Ы, К.,/Р и / ,Кб./Р соответственно, а на1=информационные входы сумматоров по 15 модулю 4.1 и 4.2 с выходов блоков...

Номер патента: 1244797

Опубликовано: 15.07.1986

Авторы: Сагдеев, Хлевной

МПК: H03M 7/18

Метки: вычисления, кода, модулярного, позиционных, характеристик

...орВ . Кр,й00100,одноразрядных сумматоров.Выходы двоичного сумматора 12 под 00010ключены к входам дешифратора 13, представляющего собой набор элементов И,к00001число которых равно 2 , где К=1 о Р,. Дешифратор 13 осущестО, вляет йреобразование двоичного кодаауммы в унитарный, его выходы подключены к входам шифратора , пред.ставляет набор элементов ИЛИ и длясистемы оснований 2 3 5 71 стро-,1 стРо . ИЛИ, число которых равно К . Выходнаяится в соответствии с табл. 4. 5 величина шифратора 14 равнаТаблица 4Вторые выходы 10дульного суммат2 ыход шифратора го .Выходы дешифратора 13 подключенытакже к входам элемента ИЛИ 15, накоторых может появится код, превышаающий по величине Р1 фУстройство для вычисления позиционных характеристик модулярного...

Номер патента: 1238244

Опубликовано: 15.06.1986

Авторы: Сагдеев, Хлевной, Швецов

МПК: H03M 7/18

Метки: двоичный, код, кода, модулярного

...заканчивается, на шине 16 будет двоичный код числа А.При необходимости оперативной смены оснований модулярного кода в процессе работы устройства на шину 15 управления подается код, определяющийномер нужной системы оснований, а на входные шины - коды вычетов, соответствующие данной системе оснований. Объем памяти блока хранения константопределяется какЯ=БКп+2)ш+С,где Б - количество используемых систем оснований;и - число оснований;гщ;Ра=3.од макс1- число двоичныхразрядов, необходимых для записи В Р, Р;. с = Ход п 1 - число двоичных разрядов,определяемых числом оснований и,Преобразователь модулярного кода в двоичный код, содержащий блок хракения констант, счетчик, накапливающий сумматор, элемент И и ВБ-триггер, Б-вход которого...

Номер патента: 1218469

Опубликовано: 15.03.1986

Авторы: Козлов, Хлевной

МПК: H03M 3/02

Метки: дельта-модулированных, демодуляции, сигналов

...16, которое определяет величину шага квантования и равноОгромно П К фгде Ь Н - величина шага квантования.Блок 12 сравнения работает таким образом, что на его.выходе появляется сигнал логической "1" в том случае, если ЬП(П д при поступлении на вход 15 сигнала логической "1", при этом через открытый элемент И 24 результат сравнения Ь С и Бкомнр с выхода компаратора 22 поступает через элемент ИЛИ 26 на выход блока 12 сравнения. При поступлении на вход 15 импульса логического "О" сигнал логической "1" на выходе блока 12 сравнения определяется выходным сигналом компаратора 23, если АО-Н, через открытый элемент И 25 и элемент ИЛИ 26.Так как в начальный момент времени напряжение на всех конденсаторах 8-10 равно нулю, то сигнал на выходе...

Номер патента: 1206779

Опубликовано: 23.01.1986

Авторы: Колесников, Хлевной

МПК: G06F 7/58

Метки: генератор, равномерно, распределенных, случайных, чисел

...1 приведена блок-схемагенератора на фиг. 2 - диаграмма,поясняющая работу генератора,Генератор содержит источник 1 10шума, генератор 2 импульсов, блок 3памяти, генератор 4 линейно изменяющегося напряжения, схему 5 сравнения, элемент И-НЕ 6, регистр 7 сдвига, сумматор 8 по модулю два. 5Генератор работает следующим образом.Пусть генерируется последовательность импульсов, длительности которых равномерно распределены в интервале О-Т, где Т - период следованиятактовых импульсов.Если теперь заполнить эти импульсы более высокочастотными импульсами, то их число в пакете также будет 25равномерно распределено в некотороминтервале. Если максимальное числоимпульсов в пакете равно числу элементов М-последовательности, то и ге.нерируемые случайные...

Номер патента: 1197090

Опубликовано: 07.12.1985

Авторы: Евстигнеев, Хлевной

МПК: G06F 11/08, H03M 7/00

Метки: ранга, числа

...с выходом ошибки устройства и с выходом первого . сумматора по модулю, выход блока греобразования не- позиционного кода в позиционный соединен с входом (2 п+1)-го блока умножения на константу, выход которого соединен с входами элементов ИЛИ второй группы, тактовые входы блоков умножения на константу с (и+1)-го по (2 п+1)-й соединены с тактовым входом устройства.2. Устройство по п, 1, о т л ич а ю щ е е с я тем, что схема сравнения содержит 1 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ (1 с 3 1 одг , где гш - максимальное значение истинно го ранга) и элемент ИЛИ, причем первые входы элементов ИСКЛЮЧАМЦ 1 ЕЕ ИЛИ соединены с первым входом схемы сравнения, М младших разрядов второго входа которой соединены с вторыми входами соответствующих элементов...

Номер патента: 1181141

Опубликовано: 23.09.1985

Автор: Хлевной

МПК: H03M 1/28

Метки: аналого-цифровой, классов, остаточных, системе

...по наибольшему основанию СОК, блоки 21-2коррек ции, входную шину 3, шину 4 коррекции, выходные шины 5-5кодов по основаниям СОК, аналого-цифровые преобразователи (АЦП) 6,-6 ., сумматоры 7 -7., шифраторы 8 1-8 и 25 шины 9-9 ц.1 кодов оснований СОК.Блок 1 выполнен на АЦП 10 и 11, цифроаналоговом преобразователе (АЦП) 12, блоке 13 вычитания. Бло-, ки 2-2 и , выполнены на сумматорах 14 по модулю наибольшего основания СОК, блоках 15 сравнения, регистрах 16.Вход блока 1 объединен с входами АЦП б. и является входной шиной 35 3 преобразователя, выход блока 1 является выходной шиной 5кода по наибольшему основанию СОК и подключен к остаткам первым входом блоков 2-2коррекции, выходы которых40 являются выходными шинами 5-5. кодов остатков по...

Номер патента: 1181140

Опубликовано: 23.09.1985

Авторы: Хлевной, Швецов

МПК: H03M 1/28

Метки: аналого-цифровой, классов, код, остаточных, системы

...чертеже изображена функциональная схема аналого-циФрового преобразователя в код СОК.Предлагаемое устройство содержит блоки 1.1-1.Нвычитания, компараторы 2.1-2.п, цифроаналоговые преобразователи 3.1-3. п, счетчики 4.1-4.п, инверторы 5.1-5. и, дополнительные элементы И 6.1-6.Н, элемент И 7, В 5 -триггер 8, шифраторы 9.1-9.П, сумматоры 10.1-10.Ппо модулям оснований СОК, кроме наименьшего, входную шину 11, шину 12 тактовых импульсов, шину 13 "Запуск", выходные шины 14 по соответствующим основаниям.Устройство работает следующим образом.В исходном состоянии счетчики 4, сумматоры по модулю 10 и триггер 8 установлены в нулевые состояния цифроаналоговые преобразователи (ЦАП) 3.1-3.йимеют величины шагов квантования равныей ЦАП 3.1 -...

Номер патента: 1181139

Опубликовано: 23.09.1985

Авторы: Хлевной, Швецов

МПК: H03M 1/28

Метки: классов, код, остаточных, системы

...А, при этом .О.А + О, 35где Ь - вели пша шага квантования;Я - погрешность преобразования.В системе остаточных классов цифровой эквивалент А представляется разрядными цифрами кос о 1., которые определяются иэ выраженияЫГА 1(2) где- величина выбранных взаимно прос. пю. оснований СОК, которыми представляетсяячисло А в диапазоне 0- П р;-Велигдвв 1чину-о выражения (2) вЬзможно предстар,1(3)або П р;где ц, -. принимают значения 0 или 1 и фактически являк 1 тся раэряднымл цифрами пред 139 г ставленияА 1 в двоичном представлении, Еслй известны значения- 1 11 представленное в форме (3), и остаток сс по наименьшему ос. новацию, то любой иэ оставшихся остатков о, определяется какк,ав, +а;)тоо Р 1 ргде коэффициенты 1, определяются из (3) по...