Устройство для преобразования последовательного кода в код

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИН 9) (11) 04 НОЗМ ЕТЕНИЯ ВО ДЛЯНОГО 54) УСТРОЙОСЛЕДОВАТЕЛ57) Изобре(2 ни тельнои те физи ьзовано еняющих и орь дов. Изобрете функциональнь ва за счет иэ ния разрядов жит счетчик и ной памяти, т ЧАН)ЩЕЕ ИЛИ, 1 ние п е воз сит(53) (56) У 55Ц и рад берг с 9 нени ОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ОПИСАНИ АВТОРСКОМУ СВИДЕТЕЛЬСТ 3856629/24-2419.02.8515.11.86. Бюл, У 42Горьковский исследовательский о-технический институт при овском государственном универе им, Н.И,ЛобачевскогоН.Н.Макаров и М.Я.Эйнгорин 681.325,53(088.8)Авторское свидетельство СССР 360, кл, С 06 Р 5/00,30.10.75. фровые Фильтры в электросвязи иотехнике./Под ред. ГольденЛ.М., М,: Радио и связь, 1982 -98, рис. 4,3. ПРЕОБРАЗОВАНИЯ ОДА В КОД носится к вычисможет быть исбразований кодов, следования раэрязволяет расширить ожности устройстя порядка следова кода, Устроиство содермпульсов, блок оператив риггер, элементы ИСКЛЮил.12Изобретение относится к вычислительной технике и может быть использовано для преобразования кодов, изменяющих порядок следования разрядов,Пелью изобретения является расширение функциональных возможностейустройства за счет изменеция порядка следования разряда кода.На чертеже представлена структурная схема устройства.Устройство содержит счетчик 1 импульсов, блок 2 оперативной памяти, П-триггер 3, элементы 4 ИСКЛЮЧАЮЩЕЕ ИЛИ, первый тактовый вход 5 устройства, второй тактовый вход 6 устройства, информационный вход 1 устройства, вход 8 сброса устройства,информационный выход 9 устройства, управляющие выходы 10 устройства,Устройство работает следующим образом.Перед подачей преобразуемого кода ца вход блока 2 оперативной памяти на счетчик 1 импульсов подается сигнал, приводящий его в нулевое состояние. В процессе преобразования синхронно с разрядами последовательного кода поступающегс на вход блока 2 оперативной записи, подаются импульсы на счетный вход счетчика 1 импульсов и вход записи блока 2 оперативной памяти с первого тактового входа 5 устройства, таким образом что для каждой комбинации сигналов на выходах счетчика 1 импульсов определяющей адрес ячейки памяти блока 2 оперативной памяти, сначала производится считывание содержимого соответствующей ячейки памяти, а затем запись нового значения в нее, В промежутках между тактовыми импульсами, поступающими ца первый тактовый вход 5 устройства на второй в тактовый вход 6 устройства подаются импульсы, обеспечивающие запоминание считываемой из ячейки информации в 0-триггере 3, на время до следующего такта считывания. В том случае, если необходимо из - менить порядок следования всех разрядов, например 8-разрядного кода на обратньп, выходы первых трех разрядов составляющих вторую группу счетчика импульсов подключаются к первым входам элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, вторые входы которых подключаются к выходу четвертого (старшего) разряда счетчика, В результате при нулевом70900 значении четвертого разряда счетчика 1 импульсов адресация блока 2 оперативной памяти монотонно увеличива 51 О пульсов, которые подключаются к адресным входам блока 2 оперативной памяти непосредственно, а ко второйгруппе - выход третьего разряда. Устройство будет производить перестановку тетрад кодов, а последова.тельность разрядов внутри тетрад не. изменитсяПроизводя различные разбиения выходов счетчика 1 импульсов на первую и вторую группы, можно получить различные варианты изменения следования разрядов входного кода,Формула и з о б р е т е н и я 30 Устройство для преобразования последовательного кода в код, состоящее из счетчика импульсов, перваягруппа выходов которого соединена с соответствующими адресными входамипервой группы блока оперативной памяти, информационный вход которогоявляется информационным входом устройства, вход записи объединен сосчетным входом счетчика импульсов иподключен к первому тактовому входуустройства, о т л и ч а ю щ е е с ятем, что, с целью расширения руцкци.ональных возможностей устройства засчет изменения порядка следованияразрядов кода в него введены элементы ИСКЛЮЧАЮЩЕЕ ИЛИ и П-триггер, выход которого является информационным выходом устройства, вход подключен к выходу блока оперативной памяти, синхровход является вторым тактовым входом устройства, выходы второй группы счетчика импульсов подключены к первым входам соответствующихэлементов ИСКЛЮЧАЮЩЕЕ ИЛИ, вторыевходы которых объединены и подключенык выходу старшего разряда счетчиковимпульсов, выходы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены с соответствующиется, в то время, как при единичномзначении четвертого разряда счетчика1 импульсов она монотонно убывает,Этим достигается то, что при считывании разрядов входного кода их порядок следования меняется на обратный,В том случае, если к первой группе входов, отнесены выходы первогои второго разрядов счетчика 1 им1270900 Составитель О,НеплоховТехред И.По Корректор С.Шекмар Редактор А,Долинич Заказ 6254/58 Тираж 816 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж - 35, Раушская наб., д, 4/5Производственно-полиграфическое предприятие, г,Ужгород, ул.Проектная, 4 ми адресными входами второй группыблока оперативной памяти, выходыпервой и второй групп и выход старшего разряда счетчика импульсов являются соответствующими управлянщимивыходами устройства, вход сбросасчетчика является входом сброса устройства.