Патенты с меткой «кода»

Номер патента: 1619404

Опубликовано: 07.01.1991

Авторы: Гриб, Дудкин, Яковенко

МПК: H03M 7/30

Метки: кода, преобразования

...8 поступает сигнал,опросивший состояние триггера 1старшего разряда (положим, состояние"0"), следовательно, на Входах элемента 3 запрета - единичные сигналы, свыхода 5 триггера 1 единичный сигналпоступает на вход элемента 3 запрета,который, проанализировав входные наборы, вырабатывает единичный сигналв соответствии с выражением (1), кото. рый поступает на входы 9. Однако перед этим сигнал с выхода 7 черезэлемент ИЛИ 10 сбрасывает триггер 1 внулевое состояние. Через вход 11, после считывания "результата преобразования с ВыхОДОВ 5 устроистВО Обнуляется и снова готово к работе.Описание устройства для конкретнойразрядности может быть распространено при использовании формулы (3) дляслучая произвольной разрядности кода,Формула изобретения...

Номер патента: 1619405

Опубликовано: 07.01.1991

Авторы: Забудько, Красиков, Ткаченко

МПК: H03M 7/30

Метки: кода, пакетной, уплотнения, формы

...40вперед (соответственно старший разряднаходится в триггере 1.1), Счет информации производится также мпадшим разрядом вперед, После занесения кодовойкомбинации в триггеры 1.1-1,п регистра 45на вход 6 подается импульс, которыйпроходит на входы П-триггеров 10 вблоках входной логики,Предположим, в разрядах 1.1, 12, 1.3 - единичные значения (фиг.1), когда на выходе логического элемента И 2,1 появится единица и единичное значение будет записано в П-триггер 10 этот триггер включает канал пере д дачи информации 1.1-1.5,выключив триггеры 1,21.3, 1.4 из работы, т.е.они перестают участвовать в сдвиге кода. В общем случае управление сдвигомкода осуществляется следующим образом. П-триггер 10 в нулевом состоянии заставляет код перемещаться...

Номер патента: 1619407

Опубликовано: 07.01.1991

Авторы: Коротынский, Куница, Лукаш

МПК: H03M 9/00

Метки: кода, параллельного, последовательный

...отсчитать одну единицу счетчику 13 и, пройдя через элемент НЕ 5, снимает разрешающий сигналс выхода элемента И 6, чем блокируетпрохождение сигнала с второго выхода 25дешифратора 3 через элемент И 6, исчетчик 1 не устанавливается в исходное состояние. Поступление очередногоимпульса на счетный вход счетчика 1устанавливает на его разрядных выходах код, по которому дешифратор 3 вырабатывает сигнал на третьем выходе.Этим сигналом счетчик 4 сбрасываетсяв исходное состояние и далее черезэлементы И 11 и ИЛИ 7 поступает наинформационный вход триггера 16. Очередной импульс, поступающий на счетный вход триггера 16 устанавливаетего в единичное состояние. Счетчик 1сбрасывается в исходное состояние,сигнал с первого выхода дешифратора 3сбрасывает...

Номер патента: 1621158

Опубликовано: 15.01.1991

Авторы: Антонец, Бантюков, Писаревский, Яценко

МПК: H03K 5/156, H03M 5/08

Метки: импульсов, кода, пачку

...вединичное положение. Единичный сигнал с 40единичного вь,хода триггера 2 открываетэлемент 4 и поступает на соответствующийвхоц триггера 3, По переднему фронту первого после установки триггера в единичное положение импульса . енератора 1 45триггер 3 устанавливается в единичное положение, на выходе 11 начинается формирование выходнОГО импульса, кроме ТОГО,полностью открывается элемент 4 И и импульс генератора 1, установивший триггер 3 50в единичное положение, проходит на выход9 и на третий (вычитающий) вход счетчика 5,из содержимого котороо вычитается "1",Последующие импульсы генератора 1 проходят на выход 9 и на третий вход счетчика.5, вычитая каждый из его содержимого по "1", В момент окончания импульса, записавшего в...

Номер патента: 1621180

Опубликовано: 15.01.1991

Авторы: Долгов, Зубков, Караштин, Кравченко, Ларин

МПК: H03M 7/02

Метки: двоичного, двоичный, код, кода, полный, преобразования, равновесного

...образом,45Двоичная равновесная кодовая ком"бинация, записанная в регистре 1,поступает на первые входы элементовИ 3. На вторые входы элементов И 3поочередно поступает разрешающий им 50пульс с выходов распределителя 10,опрашивая содержимое ячеек памятирегистра 1,. Тактовые импульсы с выхода генератора 9 подсчитываются счетчиком 17, состояние которого соответ.ствует номеру опрашиваемой ячейки па 55мяти регистра 1, Единичные импульсывходной кодовой комбинации с выходовэлементов И 3 проходят через элемент 80ИЛИ 4, подсчитываются счетчиком 11, увеличивая его содержимое на единицу,поступают на вход формирователя 14 импульсов и открывают ключи блока 16,Содержимое счетчика 17 переписываетсячерез открытые ключи блока 16 в регистр 15. Содержимое...

Номер патента: 1621181

Опубликовано: 15.01.1991

Авторы: Денисов, Карасев

МПК: H03M 7/14

Метки: весового, динамического, индикатора, код, кода, преобразования, сегментного

...преобразования,Сущность динамической индикациизаключается в поочередном циклическомподключения каждого индикатора к источнику инФормации.Устройство работает следующим образом,При включении питания в случае отсутствия выхода из строя одного изэлементов устройства Формирователь 12сигнала начальной установки через эле мент ИЛИ 1.1 устанавливают элемент 10памяти в исходное состояние, Потенциал с выхода элемента 10 памяти поступает на стробирующий вход дешифрато. ра 6, разрешая его работу, Счетчик5 работает в режиме непрерывного счета импульсов поступающих с выхода955генератора ц. КоэФФициент пересчетасчетчика 5 равен и. Каждое состояниесчетчика 5 сигналами с выхода дешифратора 6 обеспечивает подготовку соответствующего индикатора 3...

Номер патента: 1621182

Опубликовано: 15.01.1991

Авторы: Каграманов, Каграманян, Мовсесян, Степанян

МПК: H03M 7/12, H03M 7/28

Метки: двоично, двоичного, десятичный, кода, реверсивный

...10(76) -з.ком, 4-"Р 1.Ч 11 тактПо Р 1(0076) воЗ 16=С (к вых,17) Р 1- ком,7 - бл.10Бл, 10(0076/16)=вых. бл, 10 (0004)ком.4-Р 1Ч 111 тактПо Р 1(0004).вод 16=4 (к вых.16)В итоге; 129011194 о =4 СЕ 5888 Ац.,первое зннчение промежуточного произведения, после чего выходы 0,1,2,3,4регистра РЗ через шифратор 14 на выходы 16 выдают первую цифру шестнадцатиричной дроби, а выходы 5,6 п5разрядов РЗ подводятся к входам блока9 умножения как компонента промежуточного произведения для выполнения второго такта преобразования, описанного 10выше при получении первой дробнойшестнадцатиричной цифры,В начале преобразования дробныхдвоичных чисел сбрасываются регистры1,2 и 3. Управляющие входы возбуждаются уровнями 19=0 20=0, 21=0, 22=1,23-"1 и 24=1. После...

Номер патента: 1624697

Опубликовано: 30.01.1991

Автор: Зубков

МПК: H03M 7/02

Метки: веса, двоичного, код, кода, недвоичный, постоянного, постоянной, преобразования, суммы

...устройства.Для определенности далее рассматривается устройство с параметрами Нв = 5,Р =. 3, М = 4, Нс = 3, С = 3.В регистр 1 из блока 7 в моменты времени Т 1 - Т 2 подаются импульсы записи, вмоменты времени Тз - Т 7 - импульсы считывания (фиг.2). На счетный вход счетчика 4 изблока 7 подаются синхроимпульсы в моменты времени Тз - Т 7, На установочный входблока 8 памяти в моменты времени Тз - Т 7из блока 7 выдают;я импульсы сброса, Исходное состояние счетчика 4 - "001", разрядность счетчика определяется величинойнаибольшей целой части двоичного логарифма от значности комбинации исходногокода (в рассматриваемом случае - три двоичных разряда),Исходное состояние счетчика 6 - нулевое, разрядность счетчика характеризуетсявеличиной...

Номер патента: 1624698

Опубликовано: 30.01.1991

Авторы: Жалковский, Шостак, Шпаков

МПК: H03M 7/12

Метки: двоично-десятичного, двоичный, кода

...разрядов с выхода преобразователя 1 п+.Он может быть реализован самыми различными методами и средствами, например, в виде дерева двухвходовых многоразрядных универсальных сумматоров с распространением переноса. Управляющий сигнал с входа 8 настраивает блок суммирования на обработку информации в двоичном или двоично-десятичном коде,Следует особо отметить, что блоки 21 - 2 п умножения и блок 4 суммирования, функционирующие в двоичной и десятичной системах счисления, могут быть составной частью центрального процессора ЭВМ и поэтому не требуют дополнительной аппаратуры для своей реализации в преобразователе.В основу работы предлагаемого преобразователя положен следующий принцип. При преобразовании, например, двоично-десятичного кода в...

Номер патента: 1624699

Опубликовано: 30.01.1991

Авторы: Баранов, Смичкус

МПК: H03M 7/18

Метки: классов, код, кода, остаточных, позиционный, системы

...(а 2 - а 1)2 (а-а 1)Выбор одной из этих величин осуществляется с помощью переключателя 10 основаниясистемы остаточных классов, Предположим, что основание системы остаточныхклассов Р 2 = бй+1, где К = 2. кгп, товыход к+1-го разряда регистра 4 сдвигачерез переключатель 10 соединяют с входами элемента 21 задержки и сумматора6. Следовательно, на выходе переключателя 10 формируется последовательныйК+145 двоичный код величины 2 (а 2 - а 1),который задерживается на такт элементом 21 задержки, что эквивалентно умножению этой величины на два. Такимобразом, на выходе элемента 21 задержки50 действует последовательный двоичный код1+2величины 2 (а 2 - а 1), который суммируется, начиная с младших разрядов, всумматоре 6 с последовательным двоичным...

Номер патента: 1626384

Опубликовано: 07.02.1991

Авторы: Агранов, Дербышев, Попов, Сохор

МПК: H03M 5/12

Метки: биимпульсного, бинарный, кода

...входе мажоритарного элемента 3 появляется логическаяединица (фиг.2 в, 1 з, 17 - 1 в), которая, скла 10 дынаясь по мажоритарному принципу с логической единицей на первом входемажоритарного элемента 3, вызывает Гюявление на выходе мажори.гарного элемента3 и на его третьем входе логической едини 15 цы (фиг, 2 г, 1 з - 14, 17-1 в), Если далее в ФМоследонэтсльности следуют логическиеединицы, т,е. эта последовательность предсгэнляет собои мгандр с периодом Т(фиг,2 э, 14. 1 в), то на первом и нторолвходах20 мажоритарного элемента 3, присутствуютуровни соотнетс) нено гогической единицыи л)и.еского нуп, э э выходе мэжоритарОГО элемента 3 поддерживается логическал единица (фиг.2 б,н,г, 14-1 В).25 При появлении фазового сдвига логичеоко о...

Номер патента: 1626385

Опубликовано: 07.02.1991

Авторы: Клюквин, Сергиенко, Стученкова, Шамардинов

МПК: H03M 7/18

Метки: двоичного, классов, код, кода, остаточных, преобразования, системы, счисления

...соединен с вторыми входами элементов И 5,7 и 9, вход второго разряда входа второго слагаеглого сумматора 2 унитарных кодов по модулю - с вторыми входами элементов И 6, 8 и 10, выходы элементов И 5 и 8 обьединены и являются выходом первого разряда выхода сумматора 2;нитарных кодов по модулю, выходы элементов И 6 и 9 обьединень, и являются выходол 1 второго разряда выхода сумматора 2 унитарных кодов по модулю, выходы элементов И 7 и 10 объединены и являются выходом третьего разряда выхода сумматора 2 унитарных кодов по модулю. Следуег отметить, что обьсдинение выходов э; ементов И сумматора 2 выполняет функциьэ логического ИГИ, а 5 10 15 20 25 30 35 40 45 50 нумерация разрядов дана в порядке возрастания их значений.Устройство работает...

Номер патента: 1628226

Опубликовано: 15.02.1991

Авторы: Брайнина, Стрельников

МПК: H04Q 1/457

Метки: групповой, кода, многочастотного, приемник, цифровой

...приводит к потере информации ("провалу"), т,е. в этой области наблюдается режим "молчания",В результате области максимумов огибающей соответствуют длинные "пачки" 1 или О. Средней области соответствуют укороченные "пачки" 1 или О, прерываемые одиночными импульсами противоположного типа (например, "пачка" 1, прерываемая одиночным 0 и наоборот). И наконец, области минимумов огибающей соответствует практически полное отсутствие "пачек" и наблюдается только энакочередование,Выделяя "пачки" 1 или 0 не короче заданной длины и измеряя интервалы времени между соседними длинными "пачками", можно оценить период высокочастотного заполнения сигнала в области максимумов огибающей, т,е, найти среднеарифметическУю частотУ тср = (11 + 12)/2.С другой...

Номер патента: 1631727

Опубликовано: 28.02.1991

Автор: Абрамов

МПК: H03M 1/82

Метки: временной, интервал, кода, рециркуляционный

...значению преобразуемого кода, В момент равенства на информационном выходе счетного блока 10 вырабатывается импульсный сигналкоторый посредством КБ-триггера 4 вырабатывает разрешающий сигнал на элемент И 2 и запрещающий сигнал на элемент И 1, Таким образом на выходе элемента И 2 вырабатывается импульсный сигнал длительностью с ,= , Ь, где значениеЕ 1-,(2" - 1) , причем р 2 -1. дновременно импульсный сигнал длительностьюК р = 8 6 с через эле 1мент ИЛИ 16 поступает на вход дополнительного элемента ИЛИ 21 МПКВ второго каскада, Описанный процесс происходит при условии, что , Ф О.При ; в - О прямоугольный импульс образцовой длительностис, вырабатываемый Формирователем импульсов 15, поступает через элемент,ИЛИ 16 на вход элемента ИЛИ 21.В...

Номер патента: 1631728

Опубликовано: 28.02.1991

Автор: Гросфельд

МПК: H03M 7/00

Метки: кода, позиционного, шифратор

...и в телеметрических системах. Цель изобретения - упрощение и повышение экономичности шифратора. Шифратор позиционного кода содержит генератор 1 тактовых импульсов, первый и второй элементы И 2, 3 блок 4 ввода информации, первый и второй мультиплексоры 5, 6, счетчик 7 импульсов, группу 8 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ. 1 ил. ствует уровень "1". Такое состоянэлементов шифратора обеспечиваетпрохождение тактовых импульсовхода генератора 1 через элемент Воих Выходах послед в противоположном направле1631728 10 Формула изобретения Составитель С,Берестевичедактор Н.Горват Техред Л,Олийнык рректор Л.Патай Заказ 556 Тираж 447,ВНИИПИ Государственного комитета по 113035, Москва, ЖПодписноеобретениям и открытиям при ГКНТ СССРаушская наб., д. 4/5...

Номер патента: 1631729

Опубликовано: 28.02.1991

Авторы: Зубков, Кравченко

МПК: H03M 7/02

Метки: двоичного, двоичный, код, кода, преобразования, унитарный

...для вхоцного кода 10 - на а = 2 выходе, для входного кода 11 единичный сигнал Формируется на а = 3 выхоце.В устройстве овыход дешифратора 1 соединяется с .управляющим входом (сигнал по этому входу закрывает соответствующий ключ 3) ключа 3 + (эти входы на фиг. 2 обозначены как Входы 3 3 33Таким образом, ккомбинации соответс, ройства определенной входной комбинации приводит к появлению на соответствующем выходе дешифратора 1 единичного сигнала, который закрываетсоединенный с ним ключ 3. Согласнотаблице фиг. 2 комбинация РО приводит к закрыванию ключа 31, комбинация 01 - ключа 3, комбинация 10ключа 3, комбинация 11 - ключа 3Выходной сигнал источника 2 используется дешифратором 1, а такжепоступает на информационный вход ключа 3,Если ключ 3...

Номер патента: 1633494

Опубликовано: 07.03.1991

Авторы: Ледвин, Меланченко, Солодовников, Тимченко

МПК: H03M 5/12

Метки: декодирования, кода, фазоманипулированного

...устанавливается сигнал логической единицы, который открывает блок 1 О и подключает выходырегистра 5 к выходам устройства. Навыходе блока 8 контроля устанавливается сигнал логического нуля, который запрещает прохождение сигналов свыходов регистра 6 через блок 11.При возникновении помехи между8-и и 9-м разрядами в регистры 5 и 6записывается информация (фиг.З з,и).Так как на выходе блока 7 контроляустанавливается сигнал логическогонуля (четное количество единиц), тона первом входе элемента И 9 появляется сигнал логической единицы. На выходе блока 8 контроля устанавливаетсясигнал логической единицы (нечетноеколичество единиц), На выходе элемента И 9 также устанавливается сигнал логической единицы, который открываетключи блока 11, и...

Номер патента: 1633499

Опубликовано: 07.03.1991

Авторы: Котиков, Маркин

МПК: H03M 13/02, H03M 5/18

Метки: двоичного, код, кода, трехпозиционный

...более двух нулей подряд, поэтому появление трех нулей подряд в известных местах позволяет разделить цифровые потоки на приемной стороне.С целью упрощения Фиг.2, на ней приведены лишь три входа и один выход формирователя 12 (представление троичных символов в двоичном виде).Первый параллельно-последовательный преобразователь 13 может быть выполнен на мультиплексоре типа КП.", 1633499адресными сигналами которого являются сигналы с второго и третьего выходов блока 7 синхронизации (Фиг.2 л,м). На информационные входы преобраэова 5 теля 13 подаются сигналы с выходов шифраторов 10 и формирователя 12 признака разделения потоков, На выходе преобразователя 13 Формируется объединенный поток троичных символов, представленных в двоичном виде...

Номер патента: 1635259

Опубликовано: 15.03.1991

Авторы: Загородний, Ханыкин, Шилов

МПК: H03M 1/82

Метки: временной, интервал, кода

...частоты генератора 1. На информационные входы регистра 5 поступают сигналы, сдвинутые один относительно другого по фазе, и в интервале, равном периоду частоты генератора 1 (Т), на входах регистрапоочередно будут возникать шестькомбинаций нулей и единиц (1 О, 00,01, 11, 10), Таким образом, на выходе регистра 5 вырабатывается Фиксированный двухразрядный код временного положения Фронта импульса начала запуска, поступающего с выходаделителя 9 частоты по отношению кфазе опорного сигнала, поступающего на первый Вход блока 8 управялемой дискретной задержки.Подсчет импульсов осуществляетсяпо отрицательным перепадам, поэтомуоптимальным кодом для надежной работы блока 8 является наличие логических нулей на прямом и инверсномвыходах регистра...

Номер патента: 1635273

Опубликовано: 15.03.1991

Автор: Брайнина

МПК: H04L 27/14

Метки: адаптивный, групповой, импульсно-кодовой, кода, многочастотного, модуляцией, приемник

...восьми выходах ПЗУ 15 а выходе одноименного разряда блока 7 перемножителей появляется уровень логического нуля, в противном случае уровень логической единицы. В преобразователе 8 кода синусов, представляющем собой регистр сдвига, происходит преобразование параллельного кода в последовательный. С выхода преобразователя 8 кода синусов последовательность импульсов подсчитывается счетчиком 12 синусов.Совершенно аналогично происходит перемножение и накопление информации по косинусной составляющей через вто-. рые 8 выходов ПЗУ 15 блока 7 перемножителей на знак косинуса, преобразователь 9 кода косинусов и счетчик 13косинусов,Накопление информации в счетчиках12 и 13 синусов и косинусов продолжается в течение половины времени,отведенного ца...

Номер патента: 1637024

Опубликовано: 23.03.1991

Автор: Сироткин

МПК: H03M 1/82

Метки: временной, интервал, кода, нониусный

...до момента его переполнения.Таким образом, в режиме преобразования кода в интервал преобразователь позволяет независимо и параллельно .во времени преобразовывать нониусным способом код во временной интервал по И каналам. При этом независимо от числа каналов используются всего два автогенератора - опорный 1 и нониусный 2, которые имеют более высокую стабильность частоты, чем запускаемые генераторы.В преобразователе в любом канале возможна установка режима преобразования интервала в код. Для этого в соответствующем канале подается сиг" нал на шину 35 "Интервал-код", который устанавливает триггер 26 в нулевое состояние. При этом закрываются элементы И 11 и 12 и открывается эле. мент И 16. В данном режиме используется дополнительно...

Номер патента: 1640742

Опубликовано: 07.04.1991

Авторы: Брайнина, Стрельников

МПК: H04Q 1/457

Метки: адаптивной, групповой, дельта-модуляцией, кода, многочастотного, приемник, цифровой

...данной частоты с выхода блока 4 на выходе модулятора 6 появляется уровень логического "0", увеличивающий на единицу показания счетчика 7. Соответственно при несовпадении знаков дельта-отсчета и синусной последовательности, на выходе модулятора 6 появляется уровень логической "1", уменьшающий на единицу показания данного счетчика 7 в составе решающего блока 5.Все сказанное относится к модулятору б знака косинусной составляющей, связанному с входом соответствующего счетчика 7 второй цепи квадратурной обработки сигнала,Накопление информации в счетчиках 7 каждого иэ решающих блоков продолжается е течение половины времени, отведенного на обработку данного канала. В блоке 8 по знаку старшего разряда счетчиков 7 определяются знаки...

Номер патента: 1640826

Опубликовано: 07.04.1991

Авторы: Валуева, Замчевский, Марцев, Тарасова

МПК: H03M 5/12

Метки: адаптивное, декодирования, кода, манчестер

...и инверсным выходами.По истечении времени, определямога скоростью срабатывания датчика 16 поступающих данных, на его прямом выходе устанавливается сигнал единичного уровня.Этот сигнал поступает на 1-вход триггера 15, на ус тановочный вход которого поступает сигнал с инверсного выхода датчика 16 поступающих данных. После установления единичного уровня на выходе датчика 16 поступающих данных на 1-входе третьего 1 К-триггера 15 устанавливается единичный уровень сигнала, а на К-входе - нулевой уровень. При этом при поступлении следующего импульса с выхода элемента И 17 по срезу импульса на инверсном выходе триггера 15 устанавливается нулевой уровень, который сохраняется в течение всего времени декодирования. Сигнал с выхода элемента И...

Номер патента: 1640827

Опубликовано: 07.04.1991

Авторы: Макаров, Эйнгорин

МПК: H03M 7/00

Метки: кода, последовательного, преобразования

...через мультиплексор 3 пропускается двоичный изменяющийсякод с выхода счетчика 1, если единичный - то двоичный код номера заменяющего разряда. Единичный сигнална выходе элемента 6 появляется при нулевом тактовом сигнале и единичном сигнале на выходе схемы 2 сравнения. Таким образом, при записи последовательного кода в блок 4 сигнал на выходе элемента б всегда нулевой ии поэтому запись осуществляетсяв 2 ячеек блока 4 последовательно, начиная с младших адресов, т.е. в первую ячейку записывается первый разряд, во вторую - второй и т.д. При считывании из блока 4 адрес или номер считываемого разряда определяется сигналом на выходе схемы 2 сравнения. Если этот сигнал нулевой, то разряды считываются в том же порядке, в каком они поступили на...

Номер патента: 1640828

Опубликовано: 07.04.1991

Автор: Ермаков

МПК: H03M 9/00

Метки: кода, параллельного, последовательный

...информации на выходе счетчика 4, поступающей на входы элемента 9 сравнения, с информацией управляющего кода на входах 22 преобразователя, поступающей на55 вторые входы элемента 9, на выходе элемента 9 устанавливается высокий уровень напряжения, Первый же после сравнения тактовый импульс 4через элемент И 13 проходит на тактовые входы счетчика 3 и триггера 8. По его переднему фронту триггер 8 взводится, низкий уровень напряжения с его инверсного выхода запрещает работу элемента И 12, а высокий уровень с его прямого выхода разрешает работу элемента И 15. Счетчик 3 производит счет. На выходе мультиплексора 1 устанавливается следующий параллельный код, который необходимо преобразовать. Код на входе 22 задает количество разрядов выдаваемой...

Номер патента: 1640830

Опубликовано: 07.04.1991

Автор: Шабанов

МПК: H03M 13/02

Метки: декодирующее, кода, рида-соломона

...11, коммутатор 4 отключен, и на входы 60.1 первого сомножителя блока 15 через первый блок 7 сумматоров поступают сначала сигналы с выходов регистра 10, затем с регистра 12. На входы 60,3 слагаемого блока 15 через коммутатор б подключаются соответственно выходЫ блоков 1 и 3. При,55 этом производятся вычисления для пер вого и второго слов РС по Формуле (4) и разрешается переключение блока 17 управления в состояние 1111. где 01 "-К, ао.= Ь;.Значения коэффициентов позиционной системы а; находятся из равен" ствая;=а;1, 5В состояние 1100 устанавливается счетчик 38, и разрешается переключение блока 17 управления в состояние 1110, при котором состояние счетчика 38 уменьшается на единицу 10 производится установка счетчиков 38 и 40,...

Номер патента: 1642588

Опубликовано: 15.04.1991

Авторы: Дудыра, Коханый, Плиш

МПК: H03M 7/00

Метки: кода, позиционного, шифратор

...11. Одновременно перепадом напряжения на выходе элемента 7 с уровня логической "1" до уровня "О" осуществляется установка по тактовому входу триггера 13 в единичное состояние, что приводит к появлению уровня логической "1" на управляющем выходе шифратора, разрешающем считывание кодовой комбинации с информационных выходов шифратора. В зависимости от того, на выходе какого из мультиплексоров 4 и 5 появился уровень, логического "0", коммутатор 6 выдает на информационные выходы шифратора прямой или инверсный код, записанный в регистр 11 и соответствующий номеру активного выПри работе шифратора в режиме формирования двоичного кода непрерывно повторяющегося позиционного кода на управляющем входе шифратора устанавливается уровень логической...

Номер патента: 1642589

Опубликовано: 15.04.1991

Авторы: Козленко, Портной

МПК: H03M 13/00

Метки: декодер, ичного, кода, пороговый

...25, пропускающими на блок 24 выбора максимума сумму надежностей символов с одинаковым ненулевым значением (первые выходы 32). а также мультиплексором 26, на выходы которого посгупает сумма надежностей проверок, жесткое значение которых равно нулю (четвертые выходы 35), Далее надежности символов, принявших одинаковое значение, сравниваются в элементах 29 с максимальной надежностью и образующийся код управляет мультиплексором 27, с которого на вторые выходы 33 поступает значение количества проверок, принявших одинаковое значение и имеющих максимальную надежность, Тот же код управляет следующим мультиплексором 28 и пропускает на третьи выходы 34 значения числа проверок, принявших одинаковое значение.После сформирования на выходах...

Номер патента: 1644146

Опубликовано: 23.04.1991

Автор: Новиков

МПК: G06F 11/10

Метки: двоичного, кода, последовательного

...д, и, На фиг,2 к представлены результаты этих сложений, совпадающие во времени спервым разрядом очередного слова, Результаты сложения по модули два являются результатами контроля на четность двоичных слов.На фиг,2 а арабскими цифрами пронумерованы двоичные слова, на Фиг.2 к - соответствующие значения четности этих слов, задержанные на длительность одного разряда.Триггер 1 устанавливают в нулевое 15 состояние один раз - перед началом работы. На его выходе наряду с четными значениями могут быть и нечетные - при нечетном количестве логических единиц в слове. В последнем случае 20 проверка следующего двоичного слова начинается, когда триггер 1 имеет состояние логической единицы. Сложение по модулю два логического состояния триггера 1 по...

Номер патента: 1644387

Опубликовано: 23.04.1991

Авторы: Зенин, Карачев, Кузьменко, Мотягина

МПК: H03M 7/00

Метки: кода, параллельный, последовательного

...увеличение значения счетчика 3 на единицу, что ведетк искажению значения истинной информации на информационном выходе 10,а также. к неправильному счету в счетчике 3 импульсов, Введение расширителя 6 импульсов позволяет выработатьрасширенные импульсы полезных сигналов второго информационного входа9, по ширине перекрещивающие помехи,и тем самым исключить срабатываниерегистра 1 сдвига и счетчика 3 импульсов от импульсов помех,При поступлении из канала связинулевого бита информации информационный импульс на входе 9 появляетсяраньше, чем на. входе 8, Следовательно, к моменту появления переднегофронта импульса на информационномвходе 9, и, следовательно, на выходерасширителя б импульсов и управляющем входе регистра 1 сдвига, на инФормула 20 1....