Преобразователь двоичного кода в код системы остаточных классов

(56 У 9 тельство СССР5/02, 1981.льство СССРР 5/02, 1981,Авторское 3701, кл, вторское с 01079, кл. свиде 06 Р ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ(53) 681.3(088,8) 4) ПРЕОБРАЗОВАТЕЛЬ ДВОИЧНОГО КОДКОД СИСТЕМЫ ОСТАТОЧНЫХ КЛАССОВ7) Изобретение относится к вычис лительной технике. Целью изобретения является сокращение количестваоборудования. Поставленная цельдостигается тем, что в преобразователе двоичного кода в код системыостаточных классов, содержащем входной регистр, блок умножения на двапо модулю, сумматор по модулю,первый и второй коммутаторы, первыйи второй регистры, первый регист.используется для приема старших разрядов преобразуемого числа. Это позволяет уменьшить разрядность входного регистра", 1 ил.5О 20 25 30 35 Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительныхустройствах для перевода чисел издвоичцого кода в код системы остаточцых классов,Цель изобретения - сокращение количества оборудования.Ня чертеже представлена схемапреобразователя двоичного кода вкод системы остаточных классон.Преобразователь двоичного кодав коп системы остаточных классов содержит входной регистр 1, блок: 2 умножения ця основание двоичной системы по модулю Р;, сумматор 3 по модулю Р;, первый и второй коммутаторы 4 и 5, первый и второй регистры6 и 7, входы 8 и 9 (1 с-п0) и(1 с,1 с-п+1) разрядов числа преобразователя, выход 10 преобразователя, тактовые входы 101 в ,6 преобразователя,Работа преобразователя основанана. том, что выбранный модуль имеетразрядность и+.оВР;. При этомлюбое число Б, имеющее разрядностьи будет всегда меньше модуля РПроцесс преобразования двоичногочисла х мокко представить н видегх= х шос 1 Р; = (Б,2 шос 1 Р;, А)У2 тосР; , . А, 2 тайР; А тойР Преобразователь двоичного кодав код системы остаточных классовработает следующим образом,В исходном состоянии коммутатор5 подключает к входам регистра 6(1 с, ,1 с-и+1) разряды преобразуемого числа х, поступающие на вход 9преобразователя коммутатор 4 подключает к входам блока 2 умножения выходы регистра 6, регистры 6 и 7 обнулены, на входной регистр 1 черезинформационный вход 8 подаются разряды (1 с-п 0) преобразуемогочисла,В первом такте по сигналам, поступающим на входы 10,1, 10,5 тактовой шины, осуществляется прием преобразуемого числа на входной регистр 6. С регистра 6 разряды преобразуемого числа через коммутатор 4 поступают на вход блока 2 умножения, где они умножаются на дна по модулю и поступают на вход первого слагаемого сумматора 3, на вход второго слагаемого которого поступаетразряд (1 с-п) преобразуемого числа,По окончании переходных процессовна тактовый вход 0,4 поступает сигнал, по которому коммутатор 5 подключает выход сумматора 3 к входамрегистров 6 и 7 и в этом состоянииостается до конца преобразования,на вход 10.6, поступает тактовыйсигнал, по которому результатх= (АА 2 ) 2 гпос 1 Р ++А , гросР с сумматора 3 принимается на регистр 7,В начале второго такта по сигналу, поступающему на вход 10.2 осуществляется сдвиг на один разряд влево содержимого входного регистра 1, Зятем по тактовому сигналу,поступающему на вход 10,3, коммутатор 4 подключает второй информационный вход к блоку 2 умножения. При этом содержимое регистра 7 поступает через коммутатор 4 на блок умножения. Результат умножения суммируется по модулю на сумматоре 3 со значением (с-и)-го разряда преобразуемого числа, поступающего с входного регистра 1. По окончании переходных процессов на вход 0.5 поступает тактоныи сигнал, по которому результат х = (х, 2)п 1 ос 1 Р; Аг ,шос 1 Р с сумматора 3 принимается и регистр 6, и т.д. В начале последнего такта осуществляется сдвиг на входном регистре 1 по сигналу, поступающему на вход 10,2, Результат предыдущего такта умножается на блоке 2 умножения и суммируется с А на сумматоре 3. Окончательный результат снимается с выходов сумматора 3 по модулю. формула изобретения Преобразователь двоичного кода в код системы остаточных классов, содержащий входной регистр разрядностью (1 с-и+1), блок умножения на основание двоичной системы по модулю Р; (=1,2.,1, где 1 - количество оснований системы остаточных клас-. сов и+1.оВ Р, ),.сумматор по модулю Р , первый и второй коммутаторы, первый и второй регистры, причем выходы первого и второго регистров сое12 оставитель А, ехред М.Ходан в едактор А,Саб тор М,Ша аз 6046/58 Тираж 816 ВНИИПИ Государственного ко по делам изобретений и о 113035, Москва, Ж, Раушскаодписноеитета ССС крытии. наб., д, 4/ оизводственно-полиграфическое предприятие, г, Ужгород, ул. Проектна динены соответственно с первым и вторым информационными входами первого коммутатора, выход блока умножения на основание двоичной системы по модулю Р, соединен с входом первого слагаемого сумматора по моцулю Р вход второго слагаемого которого соединен с выходом (1-и)-го разряда входного регистра, информационный вход которого является входом й-пО) разрядов числа преобразователя, входы приема и сдвига входного регистра, управляющие входы первого и второго коммутаторов,:Ъвходы приема первого и второго регистров соединены соответственно с тактовыми входами с первого по шес 69271 4той преобразователей, выход сумматора по модулю Р. является выходом1преобразователя, о т л и ч а ющ и й с я тем, что, с целью сокращения количества оборудования, выходпервого коммутатора соединен с входом блока умножения на основаниедвоичной системы по модулю Р;, выход сумматора по модулю Р соединен 10 с первым информационным входом второго коммутатора, второй информационный вход которого является входом (1 с1 с-п+1) разрядов числапреобразователя, выход второго ком мутатора соединен с информационными входами первого и второго регистров,