Патенты с меткой «кода»

Номер патента: 822174

Опубликовано: 15.04.1981

Автор: Чудов

МПК: G06F 5/02

Метки: двоичнодесятичного, дополнительныйдвоично-десятичный, код, кода, прямого

...числа. Выход суммы полусумматора 4 соединен со входом элемента НЕ 8, с первым входом элементаИ 11 и с первым входом элемента ИЛИ7, второй вход которого подключен квыходу переноса полусумматора 4, авыход элемента ИЛИ 7 соединен совторым входом полусумматора 5. Выходсуммы полусумматора 6 соединен совходом элемента НЕ 9 и с первым входом элемента И 10, второй вход которого объединен с первым входом элемента И 12 и подключен к выходу элемента НЕ 8. Выход элемента НЕ 9 соединен со вторыми входами элементовИ 11 и 12, выходы элементов И .10 и11 соединены соответственно с выходами второго и четвертого разрядов выходного числа, а выход элемента И12 подключен к выходу 14,Преобразователь работает следующим образом. На входы...

Номер патента: 824444

Опубликовано: 23.04.1981

Авторы: Дронов, Когге

МПК: H03K 23/00

Метки: кода, пересчетное, предвари-тельной, установкой

...выцачу на выходах блока 4 уставки дОполнительного кода, поступакщего на его входы с задающего блока 5. Этот дополнительный код поступает на установочныв входы каждого счетного разряда 1, 2 и 3. Однако уставка до.полнительного кода разрешена только в;Младший разряд 1 сигналом, поступающим, йа,управляющий вход первого . ;счетного разряда 1 с первого выходаРаспРеделительного блока 10.По заднему фронту сигнала, поступакщегб с выхода второго элемента И824444 7, распределительный блок 10 переходит в следующее состояние, выдаваяпо второму выходу разрешакщий сигнална управляющий вход второго счетногоразряда 2 для приема дополнительногокода по данному счетному .разряду 2. 5По сигналу, поступающему с выходавторого элемента И 7 через элемент...

Номер патента: 826562

Опубликовано: 30.04.1981

Авторы: Галкин, Жабеев, Карпенко, Королькевич, Кротевич, Подбаронов

МПК: H03K 13/20

Метки: временной, интервал, кода, многоканальный

...устанавливает разрешающийпотенциал на входе только одной из элементовИ б, определяя, таким образом, жесткое соответствие между номером канала и адресом З 0запоминающего устройства 5. Сравнение циф.рового кода запоминающего устройства 5 скодом, устанавливаемым, в реверсивном счетчике 3, производится в блоке 4 сравнения,В результате перебора всех кодовых комбина. 35ций на выходе распределителя 2 каналов, рав.ных числу каналов преобразователя, импульсс (и +1)-го выхода распределителя 2 поступает на счетный вход реверсивного счетчика3, устанавливая в нем очередной цифровойкод, с которым также в блоке 4 сравнениясравниваются цифровые коды запоминающегоустройства 5. Такое сравнивание вновь уста.навливаемых в реверсивном счетчике 3 цифровых...

Номер патента: 827493

Опубликовано: 07.05.1981

Автор: Меськин

МПК: C08C 9/00

Метки: кода, считывания

...кода, и осуществляют дискретизацию импульсов считывания в момент появления импульсов синхронизации, запоминают значения импульсов считывания до окончания соответствующих импульсов синхронизации.827493 Чертеж иллюстрирует принцип предлагаемого способа, На чертеже показана линейная развертка маски трехразрядного обыкновенного двоичного кода, на которой обозначены 1 р, 2 р, Зр-кодовые дорожки о первого, второго и третьего разрядов соответственно. Дорожка, обозначенная Ор, с помощью которой формируются импульсы синхронизации, предназначена для дискретизации отсчетов. Съем информации с ко довых дорожек разрешен в незаштрихованных зонах нулевой дорожки. В связи с этим считывание при известном способе кодовых комбинаций с маски обусловлено...

Номер патента: 828216

Опубликовано: 07.05.1981

Авторы: Володин, Коваленков, Тарасенко

МПК: G11B 5/09

Метки: двоичного, записи, кода, магнит-ный, носитель

...синхросигнала. Выход первого разряда регистра 2 подключен к первым входам четырехвходовых схем И 4 и 5, выход второго разряда этого регистра - к вторым входам схем И 4 и 5 и к первому входу схемы И 6, а выход третьего разряда - к третьим входам схем И 4 и 5 и к второму входу схемы И б. Вход 7 для вспомогательного синхроимпульса подключен к четвертым входам схем И 4 и 5 и к третьему входу схемы И 6, выходы которых подключены непосредственно и через блоки 8 и 9 задержки к входам схемы ИЛИ 10, а также к входу схемы ИЛИ 11, выходом подключенную к обнуляющему входу третьего разряда регистра 2. Выход схемы 10 подключен к счетному входу триггера 12, формирующего выходной сигнал устройства. Обнуляющий вход первого разряда регистра 2 подключен к...

Номер патента: 828396

Опубликовано: 07.05.1981

Автор: Бруфман

МПК: H03K 13/01

Метки: вимпульсы, кода, цифрового

...напряжения источника питания 6 через нуль в диодном мосте 4 формируются (100 Гц) остроконечные импульсы, которые через оптронный ключ 3сбрасывают в счетчике 5 все триггеры в нулевое состояние, кроме первого триггера, соответствующего младшему разряду.Эта единица в коде счетчика 5 определяет самую низкую частоту, которая поступает от генератора 8 тактовых импульсов через управляемый делитель частоты 10 на счетчик 5. Это осуществляется через логические элементы 11 ИСКЛЮЧАЮЩЕЕ ИЛИ (таких элементов в преобразователе на два меньше количества триггеров в счетчике 5). На один вход всех логических элементов 11 поступает сигнал от триггера предпоследнего со стороны старшего разряда счетчика 5. На другой вход логических элементов 11...

Номер патента: 834905

Опубликовано: 30.05.1981

Авторы: Заиченко, Котляренко, Остапец, Шипулин

МПК: H03K 13/24

Метки: дешифратор, кода, числового

...с выходами счетчиков 3 и 4, согласующий блок 8, между выходами которого и общей шиной 9 включены электромагнитные реме,10, блок 11 выделения импульса и интервала, первый вход которого соединен с четвертым выхо-дом приемного .блока 1, второй входс выходом генератора 5, первый и второй выходы подключены соответственно к счетным входам счетчиков 3 и 4, третий выход - ко входам записи запоминающих блоков б и 7, а четвертый выход соединен со входом записи третьего запоминающего блока 12, выход которого подключен ко входу согласующего блока 8, вход блокировки через третий счетчик 13 - к выходу генератора 5, а информационный вход соединен с выходом сумматора 14, входы которого подключены к выходам запоминающих блоков б и...

Номер патента: 834906

Опубликовано: 30.05.1981

Автор: Федосов

МПК: H03K 13/243

Метки: кода

...содержит дешифратор 11, шифратор 12, коммутатор 13 на два направления и элемент. ИЛИ 14. Кроме того, в преобразователь входит общий элемент ИЛИ 15, дополнительный шифратор 16 и выходные шины 17-31.Устройство работает следующим образом.На входных шинах 1-5 и 6-10 действует равновесный код десятичной системы счисления. Если его кодовые комбинации во всех декадах соответствуют цифрам 0 - 7, то они без преобразования проходят через открытое второе направление коммутаторов 13 на выходные шины 17-21 и 22-26, так как на управляющих входах коммутаторов сигналы от элементов ИЛИ 14 отсутствуют, а первое направление закрыто. При этом на выходе общего элемента ИЛИ 15 сигнала тоже нет и дополнительный шифратор .16 возбуждает на выходных шинах...

Номер патента: 836791

Опубликовано: 07.06.1981

Авторы: Пасынков, Чайка

МПК: H03K 13/02

Метки: кода, постоянныйсигнал, преобразования

...сохранения равенства среднего за период Т значения напряжения одного широтно-импульсного сигнала и в широтно-импульсных сигналов. Далее результирующий сигнал усредняется фильтром 4, на выходе которого образуется постоянный сигнал, пропорциональный текущему значению преоб-, . разуемого кода И.Математическое описание процесса преобразования можно представить следующим образом.Среднее значение одного широтно- импульсного сигнала равноЕ й"ср=цЩгде Е - значение эталонного постоян 0ного сигнала.Для двоичного преобразуемого кодасПй р 2.-.1где и - количество двоичных разрядов преобразуеиого кода;а аа 1.1- разрядные коэффициенты;1=1 оц а в . двоичный логарифмВ юОтсюда следует, что наиболее простая техническая реализация способа возможна при...

Номер патента: 840879

Опубликовано: 23.06.1981

Авторы: Подольский, Родин, Соснин

МПК: G06F 5/04

Метки: дополни-тельный, кода, прямого

...подключена ко входу первого разряда сумматора 2-1, 1-ая .шина каждого последующего разряда входного кода А;(21 Ез) подключена КО вхОДУ (1-11-ГО элемента И-НЕ и ко входу 1-го разряда сумматора 2. Один вход и-го элемента И-НЕ подключен к (и+1)-ой шине управляющей константы Оф, а выход и-го элемента И-НЕ подключен дополнительно ко входу переноса п-го разряда сумматора.Преобразователь работает следующим образом.Входной разрядный код А=А АА в прямом коде поступает на первые входы соответствующих разрядов сумматора 2 и со сдвигом влево на один разрядниа первые входы элементов б И"НЕ. При поступлении положительного числа ецио знаковый разряд А="О) блокирует элементы И-НЕ, что при подключении выхода и-го элемента И"НЕ ко входу переноса и-го...

Номер патента: 840899

Опубликовано: 23.06.1981

Авторы: Беденко, Олевский, Соломович

МПК: G06F 7/62

Метки: возведения, иполучения, квадрат, квадратов, кода, разности, число-импульс-ного

...745 лиал П Ужгоро(и+1) - пришедший (п+1)-й импульс;Ь - разность квадратов чисел(и+1)"и Р;дп - разность квадратов чиселпи (п).Из формул (1) и (2) следует, чтоквадрат каждого следующего числа изнатурального ряда может быть получениз квадрата предыдущего путем добав- .ления к нему разности квадратов Л,которая в свою очередь может бытьполучена из предыдущей разности квадратов прибавлением числа "2". По этойпричине первый триггер счетчика (разности) 2,в суммировании не используется, а информация по информационнойшине передается непосредственно на 15второй триггер 5 счетчика (разности) 2.Устройство работаетследующим об"разом.Перед началом работы во все разря Оды счетчика разности заносится число, на единицу меньшее основания системы...

Номер патента: 842783

Опубликовано: 30.06.1981

Автор: Ходаков

МПК: G06F 5/02

Метки: грея, двоичныйкод, кода

...регистр 1,палусумматоры 2, дифференциальныеусилители 3, нагрузочные резисторы4, источники 5 и б логической едини- ЗОцы. Выходы 7 дифференциальных усилителей 3 являются выходами преобразователя. Прямой и инверсный входы первого слагаемого полусумматора соединены с выходами соответствующего раэ- З 5ряда входного регистра. Каждый полусумматор 2 имеет инверсный выход 8переноса, прямой вход 9 второгослагаемого, инверсный вход 10 второго слагаемого и прямой выход 11 4 Опереноса, Полусумматор 2 содержит(фиг. 2) ключи 12 - 15,Преобразователь работает следующим образом.Код Грея поступает во входной регистр 1 (старшие разряды слева), приэтом каждый раэ два иэ четырех полусумматоров будут открыты, Результатсуммирования распространяется...

Номер патента: 842784

Опубликовано: 30.06.1981

Авторы: Колодчак, Роман

МПК: G06F 5/02

Метки: вдвоично-десятичный, двоичного, кода

...скорректированной информации после окончания такта коррекции тетрады. Следует,заметить, что в предлагаемом устройствеодним и тем же тактовым импульсом производится запись откорректированного кода тетрады и подача накоррекцию следующей тетрады, Поэтомутехническая реализация регистра 5 60дОлжна быть таковой, чтобы обеспечитьнеобновление содержимого регистра 5до тех пор, пока не произошла записьоткорректированной предыдущей тетрады. Если регистр 5 реализовать как 65 потенциальный (т.е, информация на его выходе изменяется только тогда, когда она изменилась на входе) и, кроме того, так же реализовать комбинационные схемы корректора и избирательного блока, то возникновение вышеуказанной ситуации исключено.Вспомогательный триггер...

Номер патента: 842785

Опубликовано: 30.06.1981

Авторы: Жабин, Корнейчук, Тарасенко, Швец, Щербина

МПК: G06F 5/04

Метки: квазиканонического, код, кода, модифи-цированного, параллельныйканонический, последовательногодвоичного

...группы элементов ИЛИ 9, выход которой подключен к счетным нходам регистра 3 числа. Информацион - ный вход 10 преобразователя подведен к первым входам элементов И 8 и 7 и вторым входам элементов И 4 второй группы, а информационный вход 11 связан со вторым входом элемента И 8, выход которого соединен со вторыми входАми элементов И 5 третьей группы, Тактирующий вход 12 подключен к третьему входу элемента И 8 и второму входу элемента И 7, выходом подключенного ко вторым нходам элементов И б первой группы, тактирующий вход 13 соединен с цепями приема кода вспомогательного реги стра 2, атактирующий вход 14 подключен к управляющему входу рассиределителя 1си гн алов,Преобраз онат ель работ ает следующим образом.В исходном состоянии н...

Номер патента: 843224

Опубликовано: 30.06.1981

Автор: Курилов

МПК: H03K 13/24

Метки: квазитроичного, кода, формирователь

...выход которого подключен кФормула изобретения Формирователь квазитроичного кодапо авт, св. У 687592, о т л и ч аю щ и й с я тем, что, с целью повыше 25 ния устойчивости работы, единичныйвыход основного счетного триггерасоединен с информационным входом дополнительного счетного триггера,инверсный выход которого подключен30 к:информационному входу основногосчетного триггера.Источники информации,принятые во внимание при экспертИзе1,Авторское свидетельство СССРВ 687592, кл. Н 03 К 13/4, 1978.(прототип). 35 3 8432информационному входу основного счетного триггера,На фиг, 1 представлена стуктурнаяэлектрическая схема предлагаемогоформирователя; на фиг, 2 - временныедиаграммы, поясняющие его работу,формирователь содержит основной1 и...

Номер патента: 843225

Опубликовано: 30.06.1981

Автор: Гафаров

МПК: H03K 13/247

Метки: грэя, двоичныйкод, кода, обратно

...с анодом седьмого диода и с шиной соответсвующего выходного сигнала, во всех блоках неравнозначности катод восьмого диода соединен с анодом шес843225 того диода, аноды пятых диодов введенных блоков неравнозначности соединены с выходами соответствующих 2 Мключей где М - номер блока неравнозначности), входы которых соединены с об щей шиной, а управляющие входы соединены с шиной М-го тактового сигнала, вторые выводы входных обмоток вторых трансфлюксоров введенных блоков неравнозначности соединены соответ ственно с выходами 2 М-ых ключей, управ ляющие входы которых соединены с шиной М-го тактового сигнала, входы М-ых ключей соединены с М-ми переключающими контактами коммутатора, размыкающие контакты которого соединены с....

Номер патента: 843269

Опубликовано: 30.06.1981

Авторы: Гут, Миневич

МПК: H04L 3/02

Метки: кода, формирования

...которое должно быть преобразовано в код постоянного веса. Со входа 15 поступают в блок 6 управления управляющие сигналы, которые свидетельствуют о том, какими кодами постоянного веса следует работать. Пусть, например, вначале необходимо работать кодами С. Сигналы с блока 6 управления поступают на блоки 9 и 10 элементов И, разрешая прохождение сигнала через те элементы И, которые присоединены к шестому элементу регистра 3 сдвига. Из логчческого блока 2 в регистр 3 сдвига записывается первый представитель кода С 111000,Далее по сигналу с блока 6 управления начинает работать решающий блок 11. Поскольку С = 20, и используются четыре таких последовательного передаваемых кода, то это эквивалентно передаче четырех разрядов кода с...

Номер патента: 845294

Опубликовано: 07.07.1981

Автор: Герасимова

МПК: H04L 11/08

Метки: информацион-ного, кода

...10. После записи первого информационного кода поступает по шине"такт" тактовый импульс, который,проходя через задержку (одновибратор с С,7 й. ), срезом через подготсвттовленнйй элемент И 6, сбрасываетсчетчик 9 и переключает триггер 2.Второй информационный код записывается теперь через подготовленныйэлемент И 3 в двоичный счетчик 10.В узле равнозначности на-элементахИ 4, 5, ИЛИ 11, число которых зависитот числа разрядов в счетчиках, происходит сравнение состояний выходных шин счетчиков. Тактовый импульспоступает на вход элементов И 4,5, в случае несовпадения кодов,записанных в счетчиках, проходит через элемент ИЛИ 11 на выход устройства сигналом "ошибка". Задержанныйна элементе задержки импульс сбра"сывает триггер, 2 и через элемент .И...

Номер патента: 847318

Опубликовано: 15.07.1981

Автор: Алексеев

МПК: G06F 5/02

Метки: вдвоично-десятичный, двоичного, кода

...9, а выходы комбинационного сумматора 9 через регистр 10 остатка, запись которого осуществляется по заднему фронту импульса записи, соединены со входами второго слагаемого комбинационного сумматора 9, знаковый выход которого соединен с первым входом блока 3 анализа знака числа, а второй вход блока 3 анализа знака числа соединен с одним из выходов блока 2 Формирования управляющих сигналов, другие выходы соединены со входами блока 1 управления вычитанием и другими входами блока 8масштабируемых двоичных эквивалентов.Временная диаграмма работы преобразователя определяется импульсами, поступающими с шины 11 тактовых импульсов, соединенной с одноименным входом блока 1 управления вычитанием, и с шиной 12 начала преобразования (12),...

Номер патента: 849197

Опубликовано: 23.07.1981

Авторы: Дудков, Корнейчук, Пономаренко, Рахлин, Савченко, Тарасенко, Торошанко

МПК: G06F 5/02

Метки: вдвоично-десятичный, двоично-десятичногов, двоичного, двоичный, кода

...циркуляции и режим коррекции определяютсяблоком 7 управления в зависимости отрежима работы преобразователя,В режиме Р 1 по сигналу ПК 1 изблока 7 управления двоичное дробноечисло последовательно с младших разрядов с информационного входа 14 через элемент И-ИЛИ 15 (элементы И 43и ИЛИ 47 на фиг.3).записывается врегистр 2. Преобразование осуществляется пс сигналу ПР 1 из блока 7управления за и циклов.В первом такте (по сигналу Т 1,шина 21) каждого цикла преобразования в Ь-триггер 5 записывается содержимое первого разряда сдвиговогорегистра 2, в 0-триггер б - содержимое первого разряда сдвигового регистра 1, На время преобразованияцепь циркуляции информации регистра1 замыкается со второго разряда иимеет вид: выход второго разряда -цепь 10...

Номер патента: 849198

Опубликовано: 23.07.1981

Автор: Тархов

МПК: G06F 5/02

Метки: двоично, десятичный, кода, преобразовательдвоичного, реверсивный

...раз,рядности двоичных эквивалентов,сумМатора, так как в этом режиме происходит сложение чисел в прямом коде. Старший разряд преобразуемого двоично-десятичного числа подается на вход 14 первого каскада 2, а младший разряд - на вход 7, т.е. на четыре 20 младших разряда регистра 1. С регистра 1 младший разряд преобразуемого числа подается на вход сумматора 4 и складывается с двоичнЫм эквивалентом старшего десятичного разряда, который 25 соответствует поданному на вход 14 двоично-десятичному коду. Полученная сумма с выхода сумматора 4 поступает на первый вход сумматора следующего каскада. Далее процесс формирования двоичного числа происходит аналогично.Результат преобразования снимается с выхода 17 сумматора 4 (п)-го...

Номер патента: 849199

Опубликовано: 23.07.1981

Автор: Донченко

МПК: G06F 5/02

Метки: вдвоично-десятичный, двоичного, код, кода

...код которых выражается зависимостью 5 д, если 5 др10015 + 0110, если 501001где 5 - выходной двоичной десятичный код,508. - двоичная сумма входных кодов сумматора.Выходной код двоична-шестиричного сумматора 12, производящего суммирование десятков минут, выражается зависимостью5 ,если 5, . ( 1015 ов + 010 если 50101Коммутатор 14 имеет два информационных входа и один управляющий вход, При "0" на управляющем входе на выход коммутатора проходит сигнал с выхода переноса двоично-шестиричного сумматора 12 и при "1" на управляющем входе - сигнал с выхода переноса двоично-десятичного сумматора 8, т.е. двоично-шестиричный сумматор 12 исключается из цепи суммирования,Рассмотрим работу, преобразователя . на примере преобразования...

Номер патента: 851394

Опубликовано: 30.07.1981

Авторы: Куракин, Суворин

МПК: G06F 5/02

Метки: вдвоично-десятичный, двоичного, кода

...наЮфиг, 2 - схема блока управляемой задержки.Преобразователь двоичного кода в двоично-десятичный содержит распределитель 1 импульсов, группы элементов И 2, регистр 3 двоичного числа, двоично-десятичный сумматор 4, дополнительную группу элементов ИЛИ 5,блок б управляемои задержки, генератор 7 одиночных импульсов, элемент 8 задержки, шифратор 9.Преобраз ов атель работае т следующим образом.Генератор 7 одиночных импульсов запускает преобразование подачей импульса на вход первого блока с управляемой задержки. При этом на входы первого элемента ИЛИ 5 дополнительной группы воздействуют выходы первой группы двоичных разрядов таким образом, что в случае отсутствия значащих единиц в первой группе на вы-ходе. первого элемента ИЛИ 5 будет...

Номер патента: 851395

Опубликовано: 30.07.1981

Автор: Мяснов

МПК: G06F 5/02

Метки: вдополнительный, двоичного, кода

...щ и и с я тем, что, с целью увеличения быстродействия и упрощения устройства, в нем первые входы всех одноразрядных сумматоров соединены с информационными входами преобразователямладший Разряд инФормационного входа. преобразователя соединен со вторымвходом первого одноразрядного сумматора и является младшим разрядом выхода преобразователя, выход суммы-го одноразрядного сумматора соединен со вторым входом (1 + 1)-ого од-норазрядного сумматора. 10101+ 1 0,01101,со вторым входом (1 + 1)-ого одноразрядного сумматора.На чертеже приведена блок-схема предлагаемого преобразователя.Преобразователь двоичного кода в дополнительный содержит полусумматор 1, одноразрядные сумматоры 2, информационные входы 3 и выходы 4 преобразов ателя.Пусть задан...

Номер патента: 851763

Опубликовано: 30.07.1981

Авторы: Богомолов, Елисеев, Керпель, Рутштейн, Шкадрецов, Якунин

МПК: H03K 13/00

Метки: дешифратор, кода

...5 состоит из Йрасположенных по окружности двухпозиционных контактных групп, включающих в себя роторные элементы 9 и подпружиненные контактные мостики 10, взаимодействующие со сгруппированными попарно токоподводами 11, к которым подключены выходные шины 8 (на фиг, 2 не показаны). Каждый роторный элемент 9 снабжен вилкой 12 и обеспечивает двухполярную коммутацию.На валу 13 коммутатора 5 установлен поводок 1 Ч, кинематически связывающий выходной орган 15 переключающего блока 6 с вилками 12 роторных элементов 9 посредством пальца 16, и датчик 17 положений. Выходной орган 5 способен перемещаться вдоль своей оси и занимать нейтральное и два рабочих положения, определяемых состоянием сигнала на входе переключающего блока 6, который...

Номер патента: 855651

Опубликовано: 15.08.1981

Авторы: Куванов, Кузьмин, Редченко, Шаповалов

МПК: G06F 5/02

Метки: кода, параллельного, последовательный

...сднигоных регистров 1 храненкя, адресный вход 11 со входами дешифратора 2.Устройство для преобразования параллельного кода в последовательный работает следующим образом. Через вход 10 в сднигоные регист-ры 1 подается параллельный код,который необходимо перобразонать впоследовательный, а через вход 11одновременно с преобразуемым кодомв дешифратор 2 подается его адрес.Расшифрованный дешифратором 2 адреспроизводит запись информации н соответствующий сдвигоный регистр 1,Таким образом, массив информации,подлежащий преобразованию, записывается с большой частотой и соответствующие регистры 1.Затем происходит процесс преобразования информации. По входу сброса поступает сиг- .нал, который "обнуляет" входнойсчетчик 5, счетчик 7 управления...

Номер патента: 857973

Опубликовано: 23.08.1981

Авторы: Балаболин, Дронов, Когге

МПК: G06F 5/04

Метки: кода, параллельного, последовательный

...слова, который записывается в первый разряд регистра 1, с первого выхода регистра 1 поступает сигнал, разрешающий работу элемента И б, Импульс с выхода элемента И б поступает на один из входов первого элемента ИЛИ 3, далее на информационный выход 14 устройства, Сигналы, поступающие с информационного выхода 14, сопровождаются синхроимпульами, поступающими с выхода первого элемента И 5 на тактовый выход 15. По заднему фронту синхроимпульса, поступающего с выхода первого элемента И 5 на управляющий вход распределителя 2 импульсов, последний переходит во второе положение, подготавливая к работе элемент И 7, На этом заканчивается процесс передачи в линию связи с информационного выхода 14 первого знака, соответствующего маркеру слова,...

Номер патента: 860051

Опубликовано: 30.08.1981

Авторы: Жабин, Корнейчук, Пономаренко, Рахлин, Савченко, Тарасенко, Торошанко

МПК: G06F 5/02

Метки: двоично-десятичного, двоично-десятичный, двоичного, двоичный, кода

...входом элемента И-ИЛИ 3, выходэлемента И-ИЛИ 2 через второй одноразрядный сдвиговый регистр 24 соединен со входом элемента И-ИЛИ 4. Выходы Д-триггеров 14 и 17 подключенысоответственно к первому 3 и второму4 элементам И-ИЛИ. С-входы триггеров 5 1 О 15 20 25 30 35 614 и 17 подключены ко второму такто" вому входу 25 преобразователя.Блок коррекции (фиг,2) содержит Д-триггер 26, прямой выход которого соединен через первый элемент 27 запрета и первый элемент ИЛИ 28 со входами шестого 29 и седьмого 30 элементов И-ИЛИ. Инверсный выход триггера 26 через второй элемент 31 запрета и второй элемент ИЛИ 32 соединен со входами первого элемента И 33, шестого 29 и восьмого 34 элементов И-ИЛИ и через второй элемент И 35 со входами элементов И-ИПИ...

Номер патента: 860054

Опубликовано: 30.08.1981

Авторы: Папуша, Смирнов, Степанов

МПК: G06F 5/02

Метки: двоично-десятично, двоичного, код, кода, шестидесятиричный

...двоично-десятичного сумматора 2 с весом "8" соединены с информационным входом преобразователя. Преобразователь работает следующимобразом.По импульсу начальной установки регистр устанавливается в исходное положение. Преобразуемое двоичное число последовательным кодом, младшим разрядом вперед, тактируемое тактовыми импульсами, поступает на ,вход двоичного сумматора 1 (с весом "1") и на вход двоично-десятичного сумматора 2 (с весом "8"). Тактовые импульсы поступают на синхровходы тетрад ( триад, диарщ) 8-14 регистра,В каждом такте производится сдвигсодержимого тетрад (триад, диады)8-14 регистра на один разряд вправо(в сторону младших разрядов) и суммирование со 180 О при наличии единицына информационном входе. При наличиинуля на...

Номер патента: 860056

Опубликовано: 30.08.1981

Авторы: Бяльский, Гехт, Новохатная

МПК: G06F 5/04

Метки: кода, параллельного, последовательный

...формату преобразуемого кода,соединяется с таким разрядом регистра 3 сдвига, который предшествуетпервому разряду преобразуемого кода. 49Например, если преобразуемый параллельный код содержит М разрядов, тосоответствующий ему выход комм 1 татора 5 подсоединен к 1+1-му разрядурегистра 3 сдвига (отсчет производится, начиная с и-го разряда).Управление коммутатором 5 производится по нходам выбора формата, Количество этих входов зависит от ноз -можного количества форматов. Например, если коммутатор управляется двоичным кодом, а количество Форматовравно 16, то необходимое количествовходов равно 4. Коммутатор может бытьпостроек как обычный дешифратор, который стробируется сигналом запуска, 55 довых элемента И. Кроме того,постро-ение...